公开(公告)号：CN104051273A

公开(公告)日：2014-09-17

申请号：CN201410095336.0

申请日：2014-03-14

Applicant: 国际商业机器公司

Inventor： B·切恩德拉 ,  P·张 ,  格里高里·G·弗里曼 ,  郭德超 ,  J·R·霍尔特 ,  A·库玛尔 ,  T·J·麦克阿德勒 ,  S·纳拉丝穆哈 ,  V·昂塔鲁斯 ,  S·R·索达里 ,  C·D·雪劳 ,  M·W·斯托克

IPC: H01L21/336 ,  H01L21/311 ,  H01L29/78 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/7848 ,  H01L29/045 ,  H01L29/165 ,  H01L29/36 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明涉及用于在最大化通道应力水平的同时减小短通道效应的刻面本征外延缓冲层及其形成方法。刻面本征缓冲半导体材料通过选择性外延而淀积在源极沟槽和漏极沟槽的侧壁上。刻面邻接栅极隔离片的外部侧壁在其处邻接源极沟槽或漏极沟槽的侧壁的每条边缘。随后淀积掺杂的半导体材料，以填充源极沟槽和漏极沟槽。掺杂的半导体材料可以淀积成使得本征缓冲半导体材料的刻面延伸并且所淀积的掺杂的半导体材料的内部侧壁在源极沟槽和漏极沟槽每一个当中融合。掺杂的半导体材料可以随后向上生长。刻面本征缓冲半导体材料部分允许掺杂剂在刻面角落附近更大的向外扩散，同时抑制掺杂剂在统一宽度的区域中扩散，由此抑制短通道效应。

公开(公告)号：CN104051273B

公开(公告)日：2017-01-18

申请号：CN201410095336.0

申请日：2014-03-14

Applicant: 国际商业机器公司

Inventor： B·切恩德拉 ,  P·张 ,  格里高里·G·弗里曼 ,  郭德超 ,  J·R·霍尔特 ,  A·库玛尔 ,  T·J·麦克阿德勒 ,  S·纳拉丝穆哈 ,  V·昂塔鲁斯 ,  S·R·索达里 ,  C·D·雪劳 ,  M·W·斯托克

IPC: H01L21/336 ,  H01L21/311 ,  H01L29/78 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/7848 ,  H01L29/045 ,  H01L29/165 ,  H01L29/36 ,  H01L29/66636 ,  H01L29/7834

Abstract: 本发明公开涉及用于在最大化通道应力水平的同时减小短通道效应的刻面本征外延缓冲层及其形成方法。刻面本征缓冲半导体材料通过选择性外延而淀积在源极沟槽和漏极沟槽的侧壁上。刻面邻接栅极隔离片的外部侧壁在其处邻接源极沟槽或漏极沟槽的侧壁的每条边缘。随后淀积掺杂的半导体材料，以填充源极沟槽和漏极沟槽。掺杂的半导体材料可以淀积成使得本征缓冲半导体材料的刻面延伸并且所淀积的掺杂的半导体材料的内部侧壁在源极沟槽和漏极沟槽每一个当中融合。掺杂的半导体材料可以随后向上生长。刻面本征缓冲半导体材料部分允许掺杂剂在刻面角落附近更大的向外扩散，同时抑制掺杂剂在统一宽度的区域中扩散，由此抑制短通道效应。