-
公开(公告)号:CN119866498A
公开(公告)日:2025-04-22
申请号:CN202380065715.2
申请日:2023-08-08
Applicant: 国际商业机器公司
Abstract: 一种用于高效推断混合专家(MoE)神经网络模型的3D存储器内计算加速器系统(100)和方法。该系统包括多个存储器内计算核(102),每个存储器内核包括多层存储器内计算单元(106)。存储器内计算单元的一个或多个层对应于MoE模型的专家子模型。根据基于函数的路由(115)选择用于激活传播的一个或多个专家子模型,对应的专家层基于该函数被激活。在一个实施例中,该函数是用于输入和输出激活的动态路由的基于散列的层选择函数。在实施例中,应用该函数以使用基于输入数据或使用基于层激活的MoE来选择单个专家或多个专家以用于单层级激活。此外,该系统被配置为具有单个专家模型选择的多模型系统或具有多个专家选择的多模型系统。
-
公开(公告)号:CN114127689A
公开(公告)日:2022-03-01
申请号:CN202080051285.5
申请日:2020-06-30
Applicant: 国际商业机器公司
Abstract: 本公开涉及一种用于执行由至少一个操作集合组成的计算任务的方法,其中根据流水线方案确定操作集合的可流水线操作的子集。可以创建单个例程以使得能够由硬件加速器执行所确定的操作子集。例程具有指示计算任务的输入数据和配置参数值的值作为自变量,其中例程的调用使得根据配置参数值来调度硬件加速器上的操作子集。在接收到计算任务的输入数据时,例程可以被调用以使得硬件加速器根据调度由计算任务执行。
-
公开(公告)号:CN111279366B
公开(公告)日:2023-06-27
申请号:CN201880069287.X
申请日:2018-10-23
Applicant: 国际商业机器公司
Inventor: M·勒加洛-布尔多 , A·塞巴斯蒂安 , I·博伊巴特·卡拉 , E·S·埃勒夫塞里奥 , N·萨西德哈兰·拉贾勒克什米
IPC: G06N3/084 , G06N3/063 , G06N3/048 , G06N3/047 , G06F18/2415
Abstract: 提供用于训练人工神经网络的方法和装置,所述人工神经网络具有插入突触层的一系列神经元层。一组忆阻器件的交叉式阵列,连接在行线和列线之间,实现所述突触层。每个忆阻器件存储一个将连续的神经元层中相应的一对神经元互连的突触的权重。该训练方法包括通过以下步骤来执行迭代训练方案的前向传播、后向传播和权重更新操作:在方案的前向传播和后向传播操作中的至少一个中,将与相应神经元相关联的输入信号施加到该组阵列的行线和列线中的一种线,以获得所述行线和列线中的另一种线上的输出信号;将对应于所述输入和输出信号的数字信号值存储在可操作地耦合到该组阵列的数字处理单元中。通过在数字处理单元中根据所述数字信号值为相应忆阻器件计算数字权重校正值ΔW,并将编程信号施加到这些器件以根据相应数字权重校正值ΔW更新所存储的权重,来执行所述方案的权重更新操作。
-
公开(公告)号:CN114530552A
公开(公告)日:2022-05-24
申请号:CN202111350278.8
申请日:2021-11-15
Applicant: 国际商业机器公司
IPC: H01L45/00
Abstract: 可以提供实现降低的最小电导状态的存储器器件。该器件包括第一电极、第二电极和在第一电极和第二电极之间的相变材料,其中该相变材料取决于相变材料的晶相和非晶相之间的比率来实现多个电导状态。该存储器器件附加地包括在第一电极和第二电极之间的区中的突出层部分。由此,在存储器器件的复位状态下由非晶相中的相变材料直接覆盖的区域大于定向到相变材料的突出层部分的区域,使得产生了存储器器件的电导状态的不连续性,并且实现了复位状态下的存储器器件的降低的最小电导状态。
-
公开(公告)号:CN111279366A
公开(公告)日:2020-06-12
申请号:CN201880069287.X
申请日:2018-10-23
Applicant: 国际商业机器公司
Inventor: M·勒加洛-布尔多 , A·塞巴斯蒂安 , I·博伊巴特·卡拉 , E·S·埃勒夫塞里奥 , N·萨西德哈兰·拉贾勒克什米
Abstract: 提供用于训练人工神经网络的方法和装置,所述人工神经网络具有插入突触层的一系列神经元层。一组忆阻器件的交叉式阵列,连接在行线和列线之间,实现所述突触层。每个忆阻器件存储一个将连续的神经元层中相应的一对神经元互连的突触的权重 。该训练方法包括通过以下步骤来执行迭代训练方案的前向传播、后向传播和权重更新操作:在方案的前向传播和后向传播操作中的至少一个中,将与相应神经元相关联的输入信号施加到该组阵列的行线和列线中的一种线,以获得所述行线和列线中的另一种线上的输出信号;将对应于所述输入和输出信号的数字信号值存储在可操作地耦合到该组阵列的数字处理单元中。通过在数字处理单元中根据所述数字信号值为相应忆阻器件计算数字权重校正值ΔW,并将编程信号施加到这些器件以根据相应数字权重校正值ΔW更新所存储的权重 ,来执行所述方案的权重更新操作。
-
-
-
-