公开(公告)号：CN114530552A

公开(公告)日：2022-05-24

申请号：CN202111350278.8

申请日：2021-11-15

Applicant: 国际商业机器公司

Inventor： B·克斯廷 ,  G·S·塞耶德 ,  V·S·P·琼纳拉加达 ,  M·勒加洛-布尔多 ,  A·塞巴斯蒂安 ,  T·M·菲利普

IPC: H01L45/00

Abstract: 可以提供实现降低的最小电导状态的存储器器件。该器件包括第一电极、第二电极和在第一电极和第二电极之间的相变材料，其中该相变材料取决于相变材料的晶相和非晶相之间的比率来实现多个电导状态。该存储器器件附加地包括在第一电极和第二电极之间的区中的突出层部分。由此，在存储器器件的复位状态下由非晶相中的相变材料直接覆盖的区域大于定向到相变材料的突出层部分的区域，使得产生了存储器器件的电导状态的不连续性，并且实现了复位状态下的存储器器件的降低的最小电导状态。

公开(公告)号：CN116507880A

公开(公告)日：2023-07-28

申请号：CN202180075252.9

申请日：2021-11-04

Applicant: 国际商业机器公司

Inventor： G·S·塞耶德 ,  B·克斯廷 ,  A·塞巴斯蒂安

IPC: G01C13/00

Abstract: 一种忆阻器存储器器件(100)，包括忆阻式存储器单元(102)、输入端子(104)、输出端子(108)和栅极端子(112)。输入端子(104)和输出端子(108)直接附接到忆阻式存储器单元(102)，并且栅极端子(112)与忆阻式存储器单元(102)电隔离。栅极端子(112)被配置成用于接收用于忆阻式存储器单元(102)的电导的易失性调制的电信号，通过该易失性调制，实现了忆阻器存储器器件(100)的非理想电导调制的校正。

公开(公告)号：CN116472535A

公开(公告)日：2023-07-21

申请号：CN202180075207.3

申请日：2021-10-26

Applicant: 国际商业机器公司

Inventor： G·S·塞耶德 ,  A·塞巴斯蒂安 ,  T·莫莱蒂斯 ,  B·克斯廷

IPC: G06N3/063

Abstract: 神经形态存储器元件(100,200,300,706)包括忆阻器，可以提供多个神经形态存储器元件(100,200,300,706)以及用于操作该神经形态存储器元件的方法。忆阻器包括输入信号端子(104)、输出信号端子(106)和控制信号端子、以及包括相变材料的忆阻有源沟道(108)。忆阻有源沟道(108)在输入信号端子(104)与输出信号端子(106)之间纵向延伸，并且控制信号端子处的控制信号电压被配置成表示神经形态存储器元件(100,200,300,706)的易失性生物神经过程，并且输入信号端子(104)与输出信号端子(106)之间的偏置电压被配置成表示神经形态存储器元件(100,200,300,706)的非易失性生物过程。