-
公开(公告)号：CN1908891A
公开(公告)日：2007-02-07
申请号：CN200610100297.4
申请日：2006-07-06
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F13/28
Abstract: 一种用于在通过总线连接的处理器和协处理器之间进行消息传送的方法和系统。该方法允许多线程系统处理器请求位于总线上的处理器或协处理器的服务。消息控制块被存储在存储器中，其标识目标处理器的物理地址，以及专用于请求该服务的线程的存储器中的存储器单元。当系统处理器请求处理器或协处理器的服务时，创建指向消息控制块的DCR命令。通过消息控制块中包含的信息或被传输到处理器或协处理器的信息来构建消息。处理器或协处理器消息的返回地址与线程号相并置，以便处理器或协处理器可创建返回消息，该返回消息特别地标识专用于请求线程以便响应消息的存储的存储器空间。
-
公开(公告)号：CN100562010C
公开(公告)日：2009-11-18
申请号：CN200510008503.4
申请日：2005-02-18
Applicant: 国际商业机器公司
IPC: H04L29/06
CPC classification number: G06F13/28
Abstract: 一种用于促进数字信号处理(DSP)间数据通信的方法、计算机程序产品和系统。直接存储器存取(DMA)控制器可以配置成促进与该DMA控制器连接的第一与第二DSP处理器核心之间的数据传送。所述DMA控制器可以读取一个称为“缓冲区描述符块”的数据结构以便执行所述数据传送。所述缓冲区描述符块可以同时存储指出从何处取回数据以及将数据存储到何处的源地址和目的地址。所述缓冲区描述符块还可以存储指出要传送的数据的大小的值，例如字节数。所述DMA控制器然后可以将所述第一DSP处理器核心内位于所述源地址处的具有所述缓冲区描述符块指出的大小(例如字节数)的数据传送到所述第二DSP处理器核心内的所述目的地址。
-
公开(公告)号：CN100552623C
公开(公告)日：2009-10-21
申请号：CN200610100297.4
申请日：2006-07-06
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F13/28
Abstract: 一种用于在通过总线连接的处理器和协处理器之间进行消息传送的方法和系统。该方法允许多线程系统处理器请求位于总线上的处理器或协处理器的服务。消息控制块被存储在存储器中，其标识目标处理器的物理地址，以及专用于请求该服务的线程的存储器中的存储器单元。当系统处理器请求处理器或协处理器的服务时，创建指向消息控制块的DCR命令。通过消息控制块中包含的信息或被传输到处理器或协处理器的信息来构建消息。处理器或协处理器消息的返回地址与线程号相并置，以便处理器或协处理器可创建返回消息，该返回消息特别地标识专用于请求线程以便响应消息的存储的存储器空间。
-
Patent Agency Ranking
公开(公告)号：CN1607510B
公开(公告)日：2010-05-26
申请号：CN200410084014.2
申请日：2004-10-13
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/126
Abstract: 改善高速缓存性能的方法和系统。该高速缓存可包括一个标记条目，它标识由处理器先前访问过的地址，而该地址的数据当时没有位于该高速缓存中。如果该处理器第二次请求那个地址，则该地址将再次被访问的概率是显著的，当处理器第二次请求由该标记条目标识的地址时，通过插入位于那个地址的数据并挤出位于最近最少使用条目的数据来更新该高速缓存。这样，数据将不会被挤出高速缓存，除非有显著概率表明放在高速缓存中的数据将很可能再次被访问。因此，在高速缓存中的数据不会被处理器挤出并以不会再用的数据(如在中断例程中的数据)取代。
-
公开(公告)号：CN1936869A
公开(公告)日：2007-03-28
申请号：CN200610095745.6
申请日：2006-07-04
Applicant: 国际商业机器公司
Inventor： G·T·戴维斯
IPC: G06F12/10
CPC classification number: G06F12/1018 , G06F2212/1044
Abstract: 一种页表机制将虚拟地址翻译成实地址。在第一方面，页表项被包含在等大小的块内，每个块内的项对应于虚拟地址空间的邻接页。优选地，虚拟地址的公用高序部分被包含在分布于该块的多个页表项中的区段内。在第二方面，虚拟地址索引二叉树定义结构。解码逻辑通过测试虚拟地址的选择位而遍历该定义结构所定义的二叉树直到该二叉树的叶，该叶定义了定义实地址的数据的位置。
-
公开(公告)号：CN1936869B
公开(公告)日：2010-06-16
申请号：CN200610095745.6
申请日：2006-07-04
Applicant: 国际商业机器公司
Inventor： G·T·戴维斯
IPC: G06F12/10
CPC classification number: G06F12/1018 , G06F2212/1044
Abstract: 一种将虚拟地址翻译成实地址的地址翻译装置、计算机系统和方法。所述地址翻译装置包括：块访问装置，用于使用虚拟地址的第一部分从多个等大小的块中选择至少一个块，每个块均包含相应的多个页表项，其中每个块内的每个页表项对应于虚拟地址空间的相应的页，其中对应于同一块内的页表项的所有虚拟地址空间的页是邻接的，并且共享对应于相应的块的虚拟地址的公用高序部分；选择器，用于从块访问装置所选择的块内的多个页表项中选择页表项，选择器使用和第一部分分离的虚拟地址的第二部分；以及比较器，用于将虚拟地址的第三部分与对应于块访问装置所选择的块的虚拟地址的公用高序部分的至少一部分相比较，并生成指示二者是否相同的信号。
-
公开(公告)号：CN1658613A
公开(公告)日：2005-08-24
申请号：CN200510008503.4
申请日：2005-02-18
Applicant: 国际商业机器公司
IPC: H04L29/06
CPC classification number: G06F13/28
Abstract: 一种用于促进数字信号处理(DSP)间数据通信的方法、计算机程序产品和系统。直接存储器存取(DMA)控制器可以配置成促进与该DMA控制器连接的第一与第二DSP处理器核心之间的数据传送。所述DMA控制器可以读取一个称为“缓冲区描述符块”的数据结构以便执行所述数据传送。所述缓冲区描述符块可以同时存储指出从何处取回数据以及将数据存储到何处的源地址和目的地址。所述缓冲区描述符块还可以存储指出要传送的数据的大小的值，例如字节数。所述DMA控制器然后可以将所述第一DSP处理器核心内位于所述源地址处的具有所述缓冲区描述符块指出的大小(例如字节数)的数据传送到所述第二DSP处理器核心内的所述目的地址。
-
公开(公告)号：CN1607510A
公开(公告)日：2005-04-20
申请号：CN200410084014.2
申请日：2004-10-13
Applicant: 国际商业机器公司
IPC: G06F12/08
CPC classification number: G06F12/126
Abstract: 改善高速缓存性能的方法和系统。该高速缓存可包括一个标记条目，它标识由处理器先前访问过的地址，而该地址的数据当时没有位于该高速缓存中。如果该处理器第二次请求那个地址，则该地址将再次被访问的概率是显著的，当处理器第二次请求由该标记条目标识的地址时，通过插入位于那个地址的数据并挤出位于最近最少使用条目的数据来更新该高速缓存。这样，数据将不会被挤出高速缓存，除非有显著概率表明放在高速缓存中的数据将很可能再次被访问。因此，在高速缓存中的数据不会被处理器挤出并以不会再用的数据(如在中断例程中的数据)取代。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.021 seconds)
