公开(公告)号：CN111989745A

公开(公告)日：2020-11-24

申请号：CN201980026523.4

申请日：2019-04-02

Applicant: 国际商业机器公司

Inventor： J·奥康纳 ,  B·特拉格 ,  W·莫尔 ,  M·戈卢布 ,  B·W·迈克尔 ,  P·J·米尼

IPC: G11C16/26

Abstract: 本发明的实施例包括存储器模块，该存储器模块包括多个存储器设备和存储缓冲器设备。所述存储器设备中的每一个被表征为高随机位错误率(RBER)和低RBER存储器设备中的一者。存储器缓冲器设备包括读数据接口，以接收从存储器设备之一上的存储器地址读取的数据。存储器缓冲器设备还包括通用纠错逻辑，用于检测和校正从高RBER和低RBER存储器设备两者读取的数据中的错误状况。通用纠错逻辑包括多个纠错单元，其提供不同的纠错复杂度等级并且具有不同的延迟时间。纠错单元包括第一快速路径纠错单元，用于隔离和校正随机符号误差。

公开(公告)号：CN111989745B

公开(公告)日：2024-08-09

申请号：CN201980026523.4

申请日：2019-04-02

Applicant: 国际商业机器公司

Inventor： J·奥康纳 ,  B·特拉格 ,  W·莫尔 ,  M·戈卢布 ,  B·W·迈克尔 ,  P·J·米尼

IPC: G11C16/26

Abstract: 本发明的实施例包括存储器模块，该存储器模块包括多个存储器设备和存储缓冲器设备。所述存储器设备中的每一个被表征为高随机位错误率(RBER)和低RBER存储器设备中的一者。存储器缓冲器设备包括读数据接口，以接收从存储器设备之一上的存储器地址读取的数据。存储器缓冲器设备还包括通用纠错逻辑，用于检测和校正从高RBER和低RBER存储器设备两者读取的数据中的错误状况。通用纠错逻辑包括多个纠错单元，其提供不同的纠错复杂度等级并且具有不同的延迟时间。纠错单元包括第一快速路径纠错单元，用于隔离和校正随机符号误差。

公开(公告)号：CN110679090A

公开(公告)日：2020-01-10

申请号：CN201880035724.6

申请日：2018-06-14

Applicant: 国际商业机器公司

Inventor： P·J·米尼 ,  B·特拉格 ,  G·D·吉尔达 ,  A·奥尼尔

IPC: H03M13/00

Abstract: 公开了用于使用减少延迟符号错误纠正解码器执行减少延迟错误解码的系统，方法和计算机可读介质，该解码器利用枚举的并行乘法代替除法，并用常数乘法代替一般乘法。使用并行乘法代替除法可以提供减少延迟，并且用常数乘法代替一般乘法允许逻辑减少。另外，减少符号错误纠正解码器可以利用解码项共享，这可以产生解码器逻辑的进一步减少和进一步的延迟改进。

公开(公告)号：CN110679090B

公开(公告)日：2023-05-26

申请号：CN201880035724.6

申请日：2018-06-14

Applicant: 国际商业机器公司

Inventor： P·J·米尼 ,  B·特拉格 ,  G·D·吉尔达 ,  A·奥尼尔

IPC: H03M13/00

Abstract: 公开了用于使用减少延迟符号错误纠正解码器执行减少延迟错误解码的系统，方法和计算机可读介质，该解码器利用枚举的并行乘法代替除法，并用常数乘法代替一般乘法。使用并行乘法代替除法可以提供减少延迟，并且用常数乘法代替一般乘法允许逻辑减少。另外，减少符号错误纠正解码器可以利用解码项共享，这可以产生解码器逻辑的进一步减少和进一步的延迟改进。