-
公开(公告)号：CN103201725B
公开(公告)日：2015-12-09
申请号：CN201180051349.2
申请日：2011-10-06
Applicant: 国际商业机器公司
IPC: G06F12/06
CPC classification number: G11C7/1048 , G06F13/1642 , G06F13/1647 , G06F13/1663 , G06F13/4234 , G11C7/1072
Abstract: 提供了一种用于针对多个CPU的主存储器的共享存储器机制的存储器访问设备。本发明包括使用存储器作为主存储器的多个CPU，使用存储器作为缓冲器的另一功能块，控制从多个CPU对存储器的访问传送的CPU接口，以及用于执行到存储器的访问传送的仲裁的DRAM控制器。其中，CPU接口使得来自多个CPU的访问请求等待，以及接收和存储每个访问的地址、数据传送模式和数据大小，向DRAM控制器将通知访问请求DRAM控制器，并且继而，在接收针对访问请求的许可信号时，根据许可信号向DRAM控制器发送信息，于是DRAM控制器接收许可信号，并且基于访问仲裁，指定传送已经被许可的CPU，以便向CPU接口发送许可信号。
-
公开(公告)号：CN103201725A
公开(公告)日：2013-07-10
申请号：CN201180051349.2
申请日：2011-10-06
Applicant: 国际商业机器公司
IPC: G06F12/06
CPC classification number: G11C7/1048 , G06F13/1642 , G06F13/1647 , G06F13/1663 , G06F13/4234 , G11C7/1072
Abstract: 提供了一种用于针对多个CPU的主存储器的共享存储器机制的存储器访问设备。本发明包括使用存储器作为主存储器的多个CPU，使用存储器作为缓冲器的另一功能块，控制从多个CPU对存储器的访问传送的CPU接口，以及用于执行到存储器的访问传送的仲裁的DRAM控制器。其中，CPU接口使得来自多个CPU的访问请求等待，以及接收和存储每个访问的地址、数据传送模式和数据大小，向DRAM控制器将通知访问请求DRAM控制器，并且继而，在接收针对访问请求的许可信号时，根据许可信号向DRAM控制器发送信息，于是DRAM控制器接收许可信号，并且基于访问仲裁，指定传送已经被许可的CPU，以便向CPU接口发送许可信号。
-
公开(公告)号：CN104040506A
公开(公告)日：2014-09-10
申请号：CN201280066363.4
申请日：2012-12-10
Applicant: 国际商业机器公司
CPC classification number: G06F9/544 , G06F12/00 , G06F15/167
Abstract: 公开一种用于均衡使用共享的存储器系统的请求器的带宽的方法。在一个实施例中，这样的方法包括接收对访问共享的存储器系统的多个访问请求。每个访问请求源自于耦合到共享的存储器系统的不同请求器。该方法然后确定访问请求中的哪个访问请求已经为访问共享的存储器系统等待最久。访问请求然后被排序使得在其它访问请求之后向共享的存储器系统传输已经等待最久的访问请求。与等待最久的访问请求关联的请求器然后可以在等待最久的访问请求已经被传输之后立即向共享的存储器系统传输附加访问请求。也公开一种对应装置和计算机程序产品。
-
公开(公告)号：CN104040506B
公开(公告)日：2017-05-31
申请号：CN201280066363.4
申请日：2012-12-10
Applicant: 国际商业机器公司
CPC classification number: G06F9/544 , G06F12/00 , G06F15/167
Abstract: 公开一种用于均衡使用共享的存储器系统的请求器的带宽的方法。在一个实施例中，这样的方法包括接收对访问共享的存储器系统的多个访问请求。每个访问请求源自于耦合到共享的存储器系统的不同请求器。该方法然后确定访问请求中的哪个访问请求已经为访问共享的存储器系统等待最久。访问请求然后被排序使得在其它访问请求之后向共享的存储器系统传输已经等待最久的访问请求。与等待最久的访问请求关联的请求器然后可以在等待最久的访问请求已经被传输之后立即向共享的存储器系统传输附加访问请求。也公开一种对应装置和计算机程序产品。
-
-
-
Search Results
4
records
(took 0.018 seconds)
