虚拟机与外部机器通信时使用的方法、设备及虚拟机系统

    公开(公告)号:CN103218266B

    公开(公告)日:2016-03-23

    申请号:CN201210016848.4

    申请日:2012-01-18

    CPC classification number: G06F9/45533 G06F9/45558 G06F9/544 G06F2009/45583

    Abstract: 本发明的实施方式涉及一种虚拟机与外部机器通信时使用的方法、设备及虚拟机系统。具体地,根据本发明第一方面的用于在虚拟机与外部机器进行通信时使用的方法例如可以包括:提供在多个所述虚拟机与特定虚拟机之间共享的单个共享页面,其中特定虚拟机与多个所述虚拟机运行在同一物理机上;向单个共享页面写入所述虚拟机待向外部机器发送的数据分组;调度单个共享页面与特定虚拟机的空白内存页面之间的页面交换;以及将页面交换后的特定虚拟机的内存页面中的数据分组向外部机器发送。

    用于物理机的数据分配方法和数据分配装置

    公开(公告)号:CN104516773A

    公开(公告)日:2015-04-15

    申请号:CN201310454953.0

    申请日:2013-09-29

    Abstract: 本公开内容涉及用于物理机的数据处理方法和数据处理装置。提供了一种用于物理机的数据分配方法,在所述物理机上运行有多个虚拟机。所述方法包括:从用于分配作业数据的调度器接收待处理数据;将接收的待处理数据存储在单个队列中;以及响应于所述多个虚拟机中存在空闲的虚拟机,向该空闲的虚拟机分配该队列中的数据,以供该空闲的虚拟机进行处理。通过上述方法,能够充分利用物理机资源,提高物理机的处理效率,缩短物理机整体上对待处理数据的处理时间,进而有利于整个作业的完成,缩短作业的处理时间。

    基于FPGA的匹配引擎和匹配方法

    公开(公告)号:CN104252493A

    公开(公告)日:2014-12-31

    申请号:CN201310269339.7

    申请日:2013-06-28

    CPC classification number: G06F17/3089 G06F17/30867 G06F17/30914

    Abstract: 公开一种基于事件的内容匹配系统,包含软件子系统和硬件子系统,所述硬件子系统包含至少一个基于FPGA的匹配引擎,用于将事件内容与预定的谓词匹配,生成供软件子系统使用的匹配结果,所述匹配引擎包含:事件存储装置,被设置得用于存储一个事件序列;至少一个谓词表,用于存储要被查询的谓词;至少一个映射表,与所述至少一个谓词表一一对应,每个映射表用于将事件队列中的事件映射到该映射表对应的谓词表中的至少一个对应谓词;至少一个比较器,与所述至少一个谓词表的所有表列一一对应,每个比较器用于将事件序列中的一个事件与该比较器对应的表列中的对应谓词进行匹配,生成匹配结果;匹配结果存储器,被配置得用于存储所述至少一个比较器的每个生成的匹配结果。

    虚拟机与外部机器通信时使用的方法、设备及虚拟机系统

    公开(公告)号:CN103218266A

    公开(公告)日:2013-07-24

    申请号:CN201210016848.4

    申请日:2012-01-18

    CPC classification number: G06F9/45533 G06F9/45558 G06F9/544 G06F2009/45583

    Abstract: 本发明的实施方式涉及一种虚拟机与外部机器通信时使用的方法、设备及虚拟机系统。具体地,根据本发明第一方面的用于在虚拟机与外部机器进行通信时使用的方法例如可以包括:提供在多个所述虚拟机与特定虚拟机之间共享的单个共享页面,其中特定虚拟机与多个所述虚拟机运行在同一物理机上;向单个共享页面写入所述虚拟机待向外部机器发送的数据分组;调度单个共享页面与特定虚拟机的空白内存页面之间的页面交换;以及将页面交换后的特定虚拟机的内存页面中的数据分组向外部机器发送。

    多核环境下实现中断调度的方法及多核处理器

    公开(公告)号:CN101546276B

    公开(公告)日:2012-12-19

    申请号:CN200810084151.4

    申请日:2008-03-26

    CPC classification number: G06F9/4812 G06F9/505

    Abstract: 本申请公开了一种在多核处理器环境下实现中断调度的方法以及相应的多核处理器和计算机系统。其中,多核处理器包含中断调度器和N个具有中断处理能力的核心,且所述N个核心被分为多个核心组,其中N为大于1的正整数,所述方法包括以下步骤:a.根据从外部到来的中断,生成令牌;b.根据所述中断,确定优先处理该中断的核心组,作为热组;以及c.将令牌传送到热组,并从热组中的第一个核心开始,依次判断是否满足中断调度结束条件,并且一旦确定满足了中断调度结束条件,就将当前核心确定为要处理所述中断的响应核心。利用本发明,能够有效地减小处理器响应中断的延迟,从而提供优化的处理器性能。

    在事务内存中快速保存上下文的方法和装置

    公开(公告)号:CN101819518A

    公开(公告)日:2010-09-01

    申请号:CN200910008371.3

    申请日:2009-02-26

    Inventor: 戈弋 侯锐 王华勇

    Abstract: 本发明提供了一种在事务内存中快速保存上下文的方法和装置,事务内存包括多个体系结构寄存器和数量多于体系结构寄存器的物理寄存器,该方法包括:建立映射表,其包括与体系结构寄存器一一对应的多个表项,每个表项包含映射到多个体系结构寄存器的多个第一物理寄存器的索引和影子比特;当在事务处理中检测到体系结构寄存器的更新、且影子比特为无效值时,将影子比特设为有效值,并利用第一物理寄存器的索引为体系结构寄存器设置影子寄存器;和向影子寄存器映射一第二物理寄存器,以保存更新处理产生的修改值,并由体系结构寄存器对应的第一物理寄存器保存更新处理前的原值。本发明的方法减少了上下文保存/恢复的开销,提高了程序的简易性。

    数据总线系统及其编/解码器和编/解码方法

    公开(公告)号:CN101493804A

    公开(公告)日:2009-07-29

    申请号:CN200810000248.2

    申请日:2008-01-24

    Abstract: 本申请涉及数据总线系统及其编/解码器和方法。数据总线编码器包括:总线翻转编码器,根据预定总线翻转编码方案对数据进行总线翻转编码,以产生编码数据和翻转指示信息;虚拟位组产生器,根据预定编码映射将所述翻转指示信息转换成虚拟位组;和纠错检错编码器,根据预定纠错检错编码方案生成虚拟字的纠错检错码,所述预定纠错检错编码方案的检错位数比纠错位数至少多一位,该映射使得虚拟位组的所有可能取值与根据该映射转换不到的参考虚拟位组之间的汉明距离为固定值且不大于纠错检错编码方案的纠错位数,虚拟字包含要输出的数据、与该数据相应的虚拟位组和根据纠错检错编码方案的需要配置的取固定值的填充位。

    解析标记语言文档的方法和解析器

    公开(公告)号:CN101329665A

    公开(公告)日:2008-12-24

    申请号:CN200710110184.7

    申请日:2007-06-18

    CPC classification number: G06F17/272

    Abstract: 本发明提供了一种解析标记语言文档的解析方法和解析器。该解析方法包括以下步骤:将该标记语言文档的主体预分割为多个部分;扫描所述多个部分中的每个部分,其中当扫描每个部分时,仅在发现特定标记的情况下才停止对该部分的扫描,并且记录停止扫描的停止点;利用各个停止点将标记语言文档的主体分割为多个片段;并行地解析所述多个片段,并且产生对各个片段的解析结果;以及组合对各个片段的解析结果,形成对该标记语言文档的解析结果。还提出了一种支持名称空间的解析方法。所述解析方法和解析器通过利用多个处理器单元并行地解析单个文档而加快了解析标记语言文档的速度,并且还能够提供对名称空间的良好支持。

    一种打补丁的方法和装置

    公开(公告)号:CN103677878B

    公开(公告)日:2017-07-14

    申请号:CN201210337811.1

    申请日:2012-09-12

    Abstract: 本发明属于计算机领域,公开了一种打补丁的方法,所述方法包括:响应于需要对第一内容打补丁且该第一内容已经位于内存中,区分新的内容和旧的内容,所述新的内容为打补丁后的所述第一内容,所述旧的内容为已经位于内存中的所述第一内容;响应于所述新的内容被加载到内存中,将需要应用所述第一内容的新的进程映射到所述新的内容,其中所述新的进程包括所述新的内容被加载到内存后启动的进程。本发明还公开了用于打补丁的装置。根据本发明提供的技术方案,可以对虚拟机或者物理机进行动态打补丁,而不用停止已经运行的进行。

    用于虚拟机管理器获取异常指令的装置和控制方法

    公开(公告)号:CN103853591B

    公开(公告)日:2017-06-16

    申请号:CN201210505800.X

    申请日:2012-11-30

    Abstract: 本发明涉及虚拟机系统中虚拟机管理器对异常指令的获取,具体地,涉及用于虚拟机管理器获取异常指令的装置和控制方法。提供一种用于虚拟机管理器获取异常指令的装置(300)和控制方法,其中,所述虚拟机管理器(220)在包含中央处理器CPU(212)的物理机(210)和虚拟机(230)之间运行,所述装置包含:内容可寻址存储器CAM(330);虚拟机管理器可访问的专用寄存器SPR(350);以及控制逻辑电路(310),控制逻辑电路(310),具有CPU相连的输入端和与CAM相连的输出端,输入端接收分别来自CPU指令流水线的取指阶段和写回阶段的数据,输出端使来自CPU指令流水线的取指阶段的指令被存储到CAM,并触发CAM将其中存储的属于异常指令的指令输出到SPR。

Patent Agency Ranking