公开(公告)号：CN1630054A

公开(公告)日：2005-06-22

申请号：CN200310120686.X

申请日：2003-12-18

Applicant: 因芬尼昂技术股份公司

Inventor： C·斯托肯 ,  M·多布勒

IPC: H01L21/66 ,  G01R31/28 ,  G01R31/26

CPC classification number: G11C29/022 ,  G11C29/02

Abstract: 本发明关于半导体装置测试装置（6）、半导体装置测试系统（5）、及半导体装置测试方法，用于使半导体装置（1a、1b）上下定位测试接触，其中连接至一个装置模块（2）的至少两个半导体装置（1a、1b）被提供，第一半导体装置（1a）的至少一个端脚（3a）被电传导地与垫片（4a）连接，第二半导体装置（1b）的至少一个端脚（3b）被电传导地与该垫片连接，包括：将第一值写入该第一半导体装置（1a）的内存胞元；将与该第一值不同的第二值写入该第二半导体装置的内存胞元；同时输出对应于该第一半导体装置的该端脚的该第一值之信号及对应于该第二半导体装置的该端脚的该第二值之信号。

公开(公告)号：CN1519904A

公开(公告)日：2004-08-11

申请号：CN200410001977.1

申请日：2004-01-16

Applicant: 因芬尼昂技术股份公司

Inventor： C·斯托肯 ,  M·多布勒 ,  G·埃格斯

IPC: H01L21/60

CPC classification number: H01L23/49582 ,  H01L2924/0002 ,  H05K3/3426 ,  H05K2201/10689 ,  H05K2201/10909 ,  Y02P70/613 ,  H01L2924/00

Abstract: 本发明关于一壳体(11a)，特别是用于半导体装置(3a)，一半导体装置脚(4e)，以及一种用以制造脚(4a，4e)的方法，其中至少一只脚(4e)系从一基本主体(14)被刺出，特别是一导线架(14)，并系以一或复数的刺孔步骤的方法，其中脚(4e)系以一个别金属层(9)仅在脚(4e)之最终刺出之后涂布。

公开(公告)号：CN1577626A

公开(公告)日：2005-02-09

申请号：CN200410063708.8

申请日：2004-07-07

Applicant: 因芬尼昂技术股份公司

Inventor： N·塔斯金 ,  M·普雷尔 ,  M·多布勒 ,  G·雷斯奇

IPC: G11C11/4076 ,  G11C29/00

CPC classification number: G11C29/12015 ,  G11C7/22 ,  G11C7/222 ,  G11C11/401 ,  G11C11/4076 ,  G11C29/14

Abstract: 根据本发明集成芯片具第一时钟输入(c1k1)的施用之时钟信号输入(1.1)及时钟信号输出(1.2－1.5)。而且，其具锁相回路(2)，在输入侧其系连接至时钟信号输入(1.1)及用于产生第二时钟信号输入(c1k2)。而且，该芯片具多任务器(MUX)，经由此，该第一时钟信号(c1k1)或该第二时钟信号(c1k2)可被选择性地切换至该时钟信号输出(1.2－1.5)，及频率监测单元(3)，在输入侧其系连接至该时钟信号输入(1.1)及其以一种方式被设计及操作，使得在限制频率(fmin)为未达到的情况下，引起该多任务器(MUX)切换该第一时钟信号(c1k1)为该时钟信号输出(1.2－1.5)。