-
公开(公告)号：CN107765167B
公开(公告)日：2020-06-09
申请号：CN201710962060.5
申请日：2017-10-16
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 本发明公开了一种基于开关电容的TSV测试电路及测试方法，涉及半导体领域。基于开关电容的TSV测试电路的等效电阻单元包括复数个等效电阻模块，每个等效电阻模块对应一待测穿透硅通孔，等效电阻模块的测试端口与对应的待测穿透硅通孔的测试端连接，所有的等效电阻模块的充电端口共同连接以形成等效电阻单元的充电端；公共测试单元的电量输出端与等效电阻单元的充电端连接，公共测试单元用以根据第三控制输入端的第三控制信号、第一控制输入端的第一控制信号，及第二控制输入端的第二控制信号控制待测穿透硅通孔的充放电状态，以进行测试，通过测试输出端输出待测穿透硅通孔的测试结果。
-
公开(公告)号：CN113466668A
公开(公告)日：2021-10-01
申请号：CN202110779635.6
申请日：2021-07-09
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 一种基于开关电容的层间介质空洞故障测试结构及测试方法，属于高密度集成电路测试领域。本发明针对层间介质空洞故障检测精度低并不适用于大规模芯片测试的问题。包括CP控制单元和测试单元；测试单元包括测试电容和四个传输门开关，CP控制单元控制测试单元中四个传输门开关的断开与闭合；一号传输门开关的一端连接电源VD，另一端连接集成电路上待测逻辑门的测试输入端；三号传输门开关的一端接地，另一端连接待测逻辑门的测试输入端；二号传输门开关的一端连接待测逻辑门的测试输入端，另一端连接测试电容的一端，测试电容的另一端接地；四号传输门开关的一端连接测试电容的一端，四号传输门开关的另一端接地。本发明用于介质空洞故障测试。
-
公开(公告)号：CN107765167A
公开(公告)日：2018-03-06
申请号：CN201710962060.5
申请日：2017-10-16
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 本发明公开了一种基于开关电容的TSV测试电路及测试方法，涉及半导体领域。基于开关电容的TSV测试电路的等效电阻单元包括复数个等效电阻模块，每个等效电阻模块对应一待测穿透硅通孔，等效电阻模块的测试端口与对应的待测穿透硅通孔的测试端连接，所有的等效电阻模块的充电端口共同连接以形成等效电阻单元的充电端；公共测试单元的电量输出端与等效电阻单元的充电端连接，公共测试单元用以根据第三控制输入端的第三控制信号、第一控制输入端的第一控制信号，及第二控制输入端的第二控制信号控制待测穿透硅通孔的充放电状态，以进行测试，通过测试输出端输出待测穿透硅通孔的测试结果。
-
公开(公告)号：CN113466668B
公开(公告)日：2024-05-17
申请号：CN202110779635.6
申请日：2021-07-09
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 一种基于开关电容的层间介质空洞故障测试结构及测试方法，属于高密度集成电路测试领域。本发明针对层间介质空洞故障检测精度低并不适用于大规模芯片测试的问题。包括CP控制单元和测试单元；测试单元包括测试电容和四个传输门开关，CP控制单元控制测试单元中四个传输门开关的断开与闭合；一号传输门开关的一端连接电源VD，另一端连接集成电路上待测逻辑门的测试输入端；三号传输门开关的一端接地，另一端连接待测逻辑门的测试输入端；二号传输门开关的一端连接待测逻辑门的测试输入端，另一端连接测试电容的一端，测试电容的另一端接地；四号传输门开关的一端连接测试电容的一端，四号传输门开关的另一端接地。本发明用于介质空洞故障测试。
-
公开(公告)号：CN113361178A
公开(公告)日：2021-09-07
申请号：CN202110699603.5
申请日：2021-06-23
Applicant: 哈尔滨工业大学
IPC: G06F30/23 , G06F30/3308
Abstract: 基于RS锁存器的单片层间通孔故障检测方法，属于高密度集成电路测试领域。本发明为解决现有MIV故障检测只能检测开路、短路等硬性故障，无法检测参数偏移量较小的MIV故障的问题。包括：通过有限元仿真软件建立通孔的无故障MIV标准电学模型，并对其电学参数进行调整获得参考电学模型，使其电学参数小于并无限接近无故障MIV标准电学模型的电学参数；使充满电的被测MIV与参考电学模型同时放电，采用RS锁存器与滤波器共同对被测MIV与参考电学模型的放电结束时刻进行监测，若被测MIV的放电时间小于参考电学模型的放电时间，则判定被测MIV存在故障；若被测MIV的放电时间大于或等于参考电学模型的放电时间，则判定被测MIV无故障。本发明对MIV故障可实现高精度测试。
-
Patent Agency Ranking
公开(公告)号：CN108008286A
公开(公告)日：2018-05-08
申请号：CN201711261542.4
申请日：2017-12-04
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 本发明涉及一种基于自定义探针的绑定前TSV测试方法，是为了解决现有技术的3-D芯片测试技术缺少绑定前测试的缺点而提出的，包括：将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；按照预设的顺序向芯片的指定输入端输入预定的电平信号，并根据芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；再将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，并根据前述的方法输入另一种电平信号组合，根据芯片的测试输出引脚的输出情况判断芯片是否出现阻性故障，最后将探针组由接触状态转换为悬空状态。本发明适用于3-D集成电路的故障检测。
-
公开(公告)号：CN103457684B
公开(公告)日：2015-02-11
申请号：CN201310459573.6
申请日：2013-09-29
Applicant: 哈尔滨工业大学
IPC: H04B17/30
Abstract: 一种用于串行通信设备波特率容限测试的信号发生装置，属于波特率容限测试领域。本发明是解决了现有弹上机测试系统无法对通信设备的串行通讯接口容限进行测试的问题，本发明所述的上位机控制器的控制信号输出端与FPGA处理模块的控制信号输入端连接，上位机控制器的数据信号输入输出端与FPGA处理模块的第一数据信号输入输出端连接，晶振的频率信号输出端与FPGA处理模块的时钟信号输入端连接，FPGA处理模块的第二数据信号输入输出端同时与N个光耦隔离器的第一信号输入输出端连接，N个光耦隔离器的第二信号输入输出端分别与N个可编程多协议收发器的第一信号输入输出端连接；本发明主要用于对串行通信设备的通讯接口容限进行测试。
-
公开(公告)号：CN119908754A
公开(公告)日：2025-05-02
申请号：CN202411943544.1
申请日：2024-12-27
Applicant: 哈尔滨工业大学 , 中国移动通信集团黑龙江有限公司哈尔滨分公司
Abstract: 一种基于多模态数据的甲状腺血流分析方法，它涉及一种甲状腺血流分析方法。本发明为了解决现有甲状腺血流分析方法不仅由于需要手动标注所以需要大量时间和精力，而且会产生图像颜色偏差和错误血流提取的问题。本发明包括对甲状腺超声图像、甲状腺多普勒图像、临床文本数据(包括非结构化的文本数据和结构化的检测数据)这三种输入进行编码；利用基于注意力机制和张量融合的多模态特征融合技术融合提取的特征；采用LoRA微调中文大模型Baichuan‑7B得到甲状腺血流分析模型，将融合的特征输入模型中得到甲状腺腺的血流情况分析，包含甲状腺腺体和结节的血流的位置、面积、速度等的详细描述，并给出进一步诊断的建议。本发明属于医学图像处理技术领域。
-
公开(公告)号：CN108008286B
公开(公告)日：2019-10-22
申请号：CN201711261542.4
申请日：2017-12-04
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 本发明涉及一种基于自定义探针的绑定前TSV测试方法，是为了解决现有技术的3‑D芯片测试技术缺少绑定前测试的缺点而提出的，包括：将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；按照预设的顺序向芯片的指定输入端输入预定的电平信号，并根据芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；再将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，并根据前述的方法输入另一种电平信号组合，根据芯片的测试输出引脚的输出情况判断芯片是否出现阻性故障，最后将探针组由接触状态转换为悬空状态。本发明适用于3‑D集成电路的故障检测。
-
公开(公告)号：CN103457684A
公开(公告)日：2013-12-18
申请号：CN201310459573.6
申请日：2013-09-29
Applicant: 哈尔滨工业大学
IPC: H04B17/00
Abstract: 一种用于串行通信设备波特率容限测试的信号发生装置，属于波特率容限测试领域。本发明是解决了现有弹上机测试系统无法对通信设备的串行通讯接口容限进行测试的问题，本发明所述的上位机控制器的控制信号输出端与FPGA处理模块的控制信号输入端连接，上位机控制器的数据信号输入输出端与FPGA处理模块的第一数据信号输入输出端连接，晶振的频率信号输出端与FPGA处理模块的时钟信号输入端连接，FPGA处理模块的第二数据信号输入输出端同时与N个光耦隔离器的第一信号输入输出端连接，N个光耦隔离器的第二信号输入输出端分别与N个可编程多协议收发器的第一信号输入输出端连接；本发明主要用于对串行通信设备的通讯接口容限进行测试。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.049 seconds)
