-
Patent Agency Ranking
公开(公告)号：CN116886094B
公开(公告)日：2024-03-29
申请号：CN202310912661.0
申请日：2023-07-24
Applicant: 同济大学
IPC: H03M1/00 , H03M1/12 , H03K17/687
Abstract: 本公开提供一种自举开关采样电路，包括三个工作相位，保持相位φ1、预充电相位φ2、采样相位φ3。本公开的自举开关采样电路在采样相位前增加了预充电相位，将采样管栅极的寄生电容预充电至VDD。传统电路中为保证较低的导通电阻，通常将电容Cbs的尺寸设计的很大，因此增大了电路的面积和功耗。采用本公开的自举开关采样电路不需要依靠增加电容Cbs的尺寸,因此有效降低了电路的功耗和面积。同时本公开能够解决传统电路中由于电容Cp与电容Cbs分压导致的VG电压下降而使得采样管导通电阻大，导通速度慢的问题，有效降低了电路的功耗和面积。
-
公开(公告)号：CN116886094A
公开(公告)日：2023-10-13
申请号：CN202310912661.0
申请日：2023-07-24
Applicant: 同济大学
IPC: H03M1/00 , H03M1/12 , H03K17/687
Abstract: 本公开提供一种自举开关采样电路，包括三个工作相位，保持相位φ1、预充电相位φ2、采样相位φ3。本公开的自举开关采样电路在采样相位前增加了预充电相位，将采样管栅极的寄生电容预充电至VDD。传统电路中为保证较低的导通电阻，通常将电容Cbs的尺寸设计的很大，因此增大了电路的面积和功耗。采用本公开的自举开关采样电路不需要依靠增加电容Cbs的尺寸,因此有效降低了电路的功耗和面积。同时本公开能够解决传统电路中由于电容Cp与电容Cbs分压导致的VG电压下降而使得采样管导通电阻大，导通速度慢的问题，有效降低了电路的功耗和面积。
-
公开(公告)号：CN116961656B
公开(公告)日：2024-04-05
申请号：CN202311015488.0
申请日：2023-08-11
Applicant: 同济大学
Abstract: 本公开提供一种高精度电容型数模转换器校准方法，包括以下步骤：从电容阵列中最低位的待校准电容开始，依次对每个待校准电容，先进行正权重校准获取当前待校准电容的正权重，再进行负权重校准获取当前待校准电容的负权重；将全部电容的正权重组成正权重阵列，并将所述正权重阵列储存在数字域；将全部电容的负权重组成负权重阵列，并将所述负权重阵列储存在数字域。本公开能够解决高精度电容型数模转换器校准过程中非理想因素导致的误校准问题，大大提高了校准的精度，有效解决了高精度电容型数模转换器中由于电容失配导致的精度低的问题。
-
公开(公告)号：CN116208267A
公开(公告)日：2023-06-02
申请号：CN202310210813.2
申请日：2023-03-07
Applicant: 同济大学
Abstract: 本申请公开一种零中频接收机正交误差校准方法及装置，在该方法中，获取自零中频接收机的锁相环的初始时钟信号；对所述初始时钟信号进行延时解调，以确定相应的第一路时钟信号和第二路时钟信号；其中，所述第一路时钟信号与所述第二路时钟信号之间的相位差为180°；检测所述第一路时钟信号与所述第二路时钟信号之间是否存在占空比偏差；当检测到存在占空比偏差时，基于所述占空比偏差校准所述初始时钟信号。由此，通过对锁相环的初始时钟信号进行延时解调，确定两路反相的时钟信号，利用两路信号的占空比偏差对初始时钟信号的占空比进行反馈调整，形成一个稳定的闭环系统，可以在较低的静态功耗的前提下，实现较高精度的正交误差校准。
-
公开(公告)号：CN116961656A
公开(公告)日：2023-10-27
申请号：CN202311015488.0
申请日：2023-08-11
Applicant: 同济大学
Abstract: 本公开提供一种高精度电容型数模转换器校准方法，包括以下步骤：从电容阵列中最低位的待校准电容开始，依次对每个待校准电容，先进行正权重校准获取当前待校准电容的正权重，再进行负权重校准获取当前待校准电容的负权重；将全部电容的正权重组成正权重阵列，并将所述正权重阵列储存在数字域；将全部电容的负权重组成负权重阵列，并将所述负权重阵列储存在数字域。本公开能够解决高精度电容型数模转换器校准过程中非理想因素导致的误校准问题，大大提高了校准的精度，有效解决了高精度电容型数模转换器中由于电容失配导致的精度低的问题。
-
-
-
-
Search Results
5
records
(took 0.013 seconds)
