公开(公告)号：CN102566962A

公开(公告)日：2012-07-11

申请号：CN201010609947.4

申请日：2010-12-23

Applicant: 同济大学

Inventor： 任浩琪 ,  熊振亚 ,  林正浩

IPC: G06F7/02

Abstract: 本发明涉及一种用于判断序列数中是否存在多于1个1的电路装置，包括第一模块、第二模块、第三模块，所述的第一模块的输出与第二模块的输入连接，所述的第二模块的输出与第三模块的输入连接；所述的第一模块将输入的序列数进行分组，将序列数中设定个数的数分成一组，每组产生一个两位信号并将这两位信号传输第二模块；所述的第二模块将第一模块的每组输出两位信号进行分组，每组个数与第一模块相同，每组产生一个两位信号并将这两位信号传输个第三模块；所述的第三模块根据输入的信号进行逻辑判断是否存在多于1个‘1’。与现有技术相比，本发明具有可配置、判断速度快、面积小等优点。

公开(公告)号：CN102566962B

公开(公告)日：2015-02-18

申请号：CN201010609947.4

申请日：2010-12-23

Applicant: 同济大学

Inventor： 任浩琪 ,  熊振亚 ,  林正浩

IPC: G06F7/02

Abstract: 本发明涉及一种用于判断序列数中是否存在多于1个1的电路装置，包括第一模块、第二模块、第三模块，所述的第一模块的输出与第二模块的输入连接，所述的第二模块的输出与第三模块的输入连接；所述的第一模块将输入的序列数进行分组，将序列数中设定个数的数分成一组，每组产生一个两位信号并将这两位信号传输第二模块；所述的第二模块将第一模块的每组输出两位信号进行分组，每组个数与第一模块相同，每组产生一个两位信号并将这两位信号传输个第三模块；所述的第三模块根据输入的信号进行逻辑判断是否存在多于1个“1”。与现有技术相比，本发明具有可配置、判断速度快、面积小等优点。