公开(公告)号：CN110687433B

公开(公告)日：2021-11-12

申请号：CN201911012630.X

申请日：2019-10-23

Applicant: 吉林大学

Inventor： 周慧思 ,  张立明 ,  欧阳丹彤

IPC: G01R31/28

Abstract: 本发明涉及一种用Partial MaxSAT求解器约简集成电路测试模式集的方法，属于数字电路测试技术领域。本方法首先利用Tetra MAX自动测试模式生成工具生成测试模式集合；然后对测试模式集合中的每个测试模式得到其可以检测到的故障集，通过测试模式与可检测故障的对应关系矩阵生成PMS子句集合，将该集合作为输入，利用Partial Max SAT求解器得到一个极小测试模式集，从而缩减测试集规模。本发明降低了芯片在开发中的测试花销，实现了测试模式集的规模的静态压缩，提高了测试效率，能加快电子产品上市时间。

公开(公告)号：CN110687433A

公开(公告)日：2020-01-14

申请号：CN201911012630.X

申请日：2019-10-23

Applicant: 吉林大学

Inventor： 周慧思 ,  张立明 ,  欧阳丹彤

IPC: G01R31/28

Abstract: 本发明涉及一种用Partial MaxSAT求解器约简集成电路测试模式集的方法，属于数字电路测试技术领域。本方法首先利用Tetra MAX自动测试模式生成工具生成测试模式集合；然后对测试模式集合中的每个测试模式得到其可以检测到的故障集，通过测试模式与可检测故障的对应关系矩阵生成PMS子句集合，将该集合作为输入，利用Partial Max SAT求解器得到一个极小测试模式集，从而缩减测试集规模。本发明降低了芯片在开发中的测试花销，实现了测试模式集的规模的静态压缩，提高了测试效率，能加快电子产品上市时间。