-
公开(公告)号：CN109326554A
公开(公告)日：2019-02-12
申请号：CN201711239729.4
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本公开提供一种半导体结构的形成方法。上述方法包括形成第一导线于基板上、沉积第一介电层于上述第一导线上、沉积第二介电层于上述第一介电层上。上述第二介电层包括不同于上述第一介电层的介电材料。上述方法也包括于第一介电层以及第二介电层中图案化出导孔开口，其中使用第一蚀刻工艺参数图案化第一介电层以及使用上述第一蚀刻工艺参数图案化第二介电层。上述方法也包括于第二介电层中图案化出沟槽开口。上述方法也包括于上述导孔开口的底部上、沿着上述导孔开口的侧壁、于上述沟槽开口的底部上以及沿着上述沟槽开口的侧壁沉积扩散阻挡层以及使用导电材料填充上述导孔开口以及上述沟槽开口。
-
公开(公告)号：CN116805616A
公开(公告)日：2023-09-26
申请号：CN202310587484.3
申请日：2023-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48
Abstract: 一种半导体装置结构的形成方法。在具有形成于其中的导体部件的半导体结构上形成第一与第二蚀刻停止层。在第二蚀刻停止层上形成介电层，在介电层上形成包括钨基材料的硬掩模并将其图形化。在图形化的硬掩模的上方形成阻剂层。使用图形化的阻剂层作为掩模而施行第一蚀刻工艺，以形成延伸而局部穿透介电层的导孔开口。使用图形化的硬掩模作为蚀刻掩模而施行第二蚀刻工艺(例如，干式蚀刻工艺)，以将导孔开口延伸而穿透第二蚀刻停止层，施行第三蚀刻工艺(例如，湿式蚀刻工艺)，以将导孔开口延伸而穿透第一蚀刻停止层而到达导体部件。
-
公开(公告)号：CN115050697A
公开(公告)日：2022-09-13
申请号：CN202210216805.4
申请日：2022-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L23/528 , H01L21/768
Abstract: 描述一种形成内连线结构的方法。在一些实施例中，方法包含形成罩幕结构于介电层上，而罩幕结构包含第一层、设于第一层上的第二层、及设于第二层上的第三层。方法还包含形成具有第一尺寸的第一开口于第一层中，以及形成多层结构于第一层上方。多层结构包含设于第一开口中及第一层上方的底层、设于底层上的中间层、及设于中间层上的光阻层。方法还包含形成具有第二尺寸的第二开口于底层中，以暴露出部分的介电层，而第二尺寸小于第一尺寸。方法还包含延伸第二开口至介电层。
-
公开(公告)号：CN111128855A
公开(公告)日：2020-05-08
申请号：CN201910661420.7
申请日：2019-07-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本公开涉及具有自对准通孔的半导体器件。一种形成半导体器件的方法，包括：在衬底上方形成导电线；在导电线上方形成蚀刻停止层(ESL)，ESL沿着导电线的上表面并且沿着与导电线相邻的第一电介质层的上表面连续延伸，其中，ESL的第一下表面与导电线的上表面接触，ESL的第二下表面与第一电介质层的上表面接触，第一下表面与第二下表面相比更靠近衬底；在ESL上方形成第二电介质层；在第二电介质层中形成开口，该开口暴露ESL的第一部分；移除ESL的第一部分以暴露导电线；以及用导电材料来填充开口以形成通孔。
-
Patent Agency Ranking
公开(公告)号：CN111128855B
公开(公告)日：2023-02-28
申请号：CN201910661420.7
申请日：2019-07-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本公开涉及具有自对准通孔的半导体器件。一种形成半导体器件的方法，包括：在衬底上方形成导电线；在导电线上方形成蚀刻停止层(ESL)，ESL沿着导电线的上表面并且沿着与导电线相邻的第一电介质层的上表面连续延伸，其中，ESL的第一下表面与导电线的上表面接触，ESL的第二下表面与第一电介质层的上表面接触，第一下表面与第二下表面相比更靠近衬底；在ESL上方形成第二电介质层；在第二电介质层中形成开口，该开口暴露ESL的第一部分；移除ESL的第一部分以暴露导电线；以及用导电材料来填充开口以形成通孔。
-
公开(公告)号：CN113314500A
公开(公告)日：2021-08-27
申请号：CN202110436335.8
申请日：2021-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本公开涉及一种半导体结构与其制作方法。半导体内连线结构包括导电线路电性耦接至主动半导体装置，第一蚀刻停止层形成于导电线路上；第一介电层，形成于第一蚀刻停止层上；第二蚀刻停止层形成于第一介电层上；第二介电层形成于第二蚀刻停止层上；以及内连线结构电性耦接至导电线路并延伸穿过第一蚀刻停止层、第一介电层、第二蚀刻停止层、与第二介电层。内连线结构包括通孔，延伸穿过第一蚀刻停止层、第二蚀刻停止层、与第一介电层；以及沟槽，延伸穿过第二介电层。
-
公开(公告)号：CN115763374A
公开(公告)日：2023-03-07
申请号：CN202210669456.1
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明的实施例提供了晶体管结构及其形成方法。该方法包括：形成包括源极/漏极区和栅电极的晶体管；形成位于源极/漏极区上方并且电连接到源极/漏极区的源极/漏极接触插塞；在源极/漏极接触插塞上方形成第一层间电介质；在第一层间电介质上方形成蚀刻停止层；蚀刻蚀刻停止层以形成第一通孔开口；在第一层间电介质上方形成第二层间电介质；执行刻蚀工艺，使得第二层间电介质被刻蚀以形成沟槽，并且刻蚀停止层中的第一通孔开口延伸到第一层间电介质中以露出源极/漏极接触插塞；以及在共同的工艺中填充沟槽和第一通孔开口以分别形成金属线和通孔。
-
公开(公告)号：CN115050624A
公开(公告)日：2022-09-13
申请号：CN202210325946.X
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01J37/32 , H01L21/683
Abstract: 在此揭露制造半导体装置的方法与半导体制造工具。一些方法包含提供静电吸盘，并相邻于静电吸盘放置边缘环。此静电吸盘包含第一电极，以在静电吸盘上的第一距离产生鞘。边缘环包含线圈与第二电极，以产生电场控制，而维持在边缘环上的部分鞘与静电吸盘上的部分鞘是共平面方向。
-
公开(公告)号：CN109326554B
公开(公告)日：2022-02-01
申请号：CN201711239729.4
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本公开提供一种半导体结构的形成方法。上述方法包括形成第一导线于基板上、沉积第一介电层于上述第一导线上、沉积第二介电层于上述第一介电层上。上述第二介电层包括不同于上述第一介电层的介电材料。上述方法也包括于第一介电层以及第二介电层中图案化出导孔开口，其中使用第一蚀刻工艺参数图案化第一介电层以及使用上述第一蚀刻工艺参数图案化第二介电层。上述方法也包括于第二介电层中图案化出沟槽开口。上述方法也包括于上述导孔开口的底部上、沿着上述导孔开口的侧壁、于上述沟槽开口的底部上以及沿着上述沟槽开口的侧壁沉积扩散阻挡层以及使用导电材料填充上述导孔开口以及上述沟槽开口。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.042 seconds)
