公开(公告)号：CN115000044A

公开(公告)日：2022-09-02

申请号：CN202210503795.2

申请日：2022-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱荣标 ,  陈佑升

IPC: H01L23/535 ,  H01L21/768 ,  H01L27/22 ,  H01L27/24

Abstract: 一种存储器器件包括晶体管和设置在晶体管上并与晶体管电性耦合的存储单元阵列。存储单元阵列包括多个字线、多个位线柱以及插设在字线和位线柱之间多个数据储存层。在存储单元阵列的奇数阶层上的字线的第一部分沿第一方向定向，而在存储单元阵列的偶数阶层上的字线的第二部分沿第二方向定向，第二方向与第一方向成角度偏移。位线柱贯穿奇数阶层和偶数阶层，位线柱中的每一个被数据储存层中的任一个包围。另提供半导体管芯和半导体结构的制造方法。

公开(公告)号：CN114665012A

公开(公告)日：2022-06-24

申请号：CN202210204683.7

申请日：2022-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  余绍铭 ,  张开泰 ,  江宏礼 ,  陈佑升

IPC: H01L45/00 ,  H01L27/24 ,  G11C13/00

Abstract: 提供一种存储器装置及其操作方法。存储器装置包括底部电极、第一数据储存层、第二数据储存层、界面导电层和顶部电极。第一数据储存层设置在底部电极上并与底部电极接触。第二数据储存层设置在第一数据储存层之上。界面导电层设置在第一数据储存层和第二数据储存层之间。顶部电极设置在第二数据储存层之上。

公开(公告)号：CN114927613A

公开(公告)日：2022-08-19

申请号：CN202210396003.6

申请日：2022-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  陈佑升 ,  卡罗斯·H·迪亚兹 ,  邱大秦

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。一种存储单元包括底部电极、存储元件层、第一缓冲层以及顶部电极。存储元件层设置在底部电极之上。第一缓冲层插入在存储元件层与底部电极之间，其中第一缓冲层的热导率小于存储元件层的热导率。顶部电极设置在存储元件层之上，其中存储元件层设置在顶部电极与第一缓冲层之间。

公开(公告)号：CN114550790A

公开(公告)日：2022-05-27

申请号：CN202210022141.8

申请日：2022-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯文升 ,  K·阿卡尔瓦达尔 ,  陈佑升

IPC: G11C16/34 ,  G11C8/08 ,  G11C7/12 ,  G06N3/08 ,  G06N3/04

Abstract: 本发明实施例涉及控制PCRAM装置的方法及执行该方法的控制器。本发明各种实施例提供用于配置相变随机存取存储器PCRAM结构、例如在单级单元SLC模式或多级单元MLC模式中操作的PCRAM的方法。本发明各种实施例可支持PCRAM结构在SLC模式中操作以达成较低功率且在MLC模式中操作以达成较低可变性。本发明各种实施例可至少部分地基于神经网络层的容错度而支持PCRAM结构在SLC模式或MLC模式中操作。