-
公开(公告)号：CN107665862A
公开(公告)日：2018-02-06
申请号：CN201710561145.2
申请日：2017-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种方法包括蚀刻半导体衬底以形成第一沟槽和第二沟槽。在第一沟槽和第二沟槽之间留下半导体衬底的剩余部分作为半导体区。在半导体区的侧壁上和半导体区的顶面上方形成掺杂的介电层。掺杂的介电层包括掺杂剂。第一沟槽和第二沟槽填充有介电材料。然后，执行退火，并且掺杂的介电层中的p型掺杂剂或n型掺杂剂被扩散至半导体区中以形成扩散的半导体区。本发明实施例涉及形成鳍式场效应晶体管(FinFET)的方法，具体地涉及通过扩散掺杂和外延轮廓成型。
-
公开(公告)号：CN109216279A
公开(公告)日：2019-01-15
申请号：CN201711169388.8
申请日：2017-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 半导体装置的制造方法包含蚀刻基底以形成第一半导体条，在第一半导体条的第一沟道区上方形成第一虚设栅极结构，在第一虚设栅极的任一侧上的第一半导体条中蚀刻出第一和第二凹陷，在第一凹陷和第二凹陷中形成金属间掺杂膜，在凹陷附近将金属间掺杂膜的掺杂物扩散进入第一半导体条中，在凹陷中外延成长源极/漏极区。半导体装置包含半导体条和多个栅极堆叠，第一外延的源极/漏极区设置在这些栅极堆叠的前两个之间，第一掺杂物扩散区环绕第一外延的源极/漏极区，且具有第一掺杂物的第一浓度，其大于在第一掺杂物扩散区以外的第一掺杂物的第二浓度。
-
公开(公告)号：CN109326645B
公开(公告)日：2022-04-01
申请号：CN201810837206.8
申请日：2018-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 方法包括在衬底上形成鳍结构，其中鳍结构包括第一鳍有源区；第二鳍有源区；以及将第一鳍有源区与第二鳍有源区分隔开的隔离部件；在第一鳍有源区上形成第一栅极堆叠件，并且在第二鳍有源区上形成第二栅极堆叠件；以及通过第一干蚀刻对第一鳍有源区的第一源极/漏极区实施第一凹进工艺；实施第一外延生长以在第一源极/漏极区上形成第一源极/漏极部件；实施鳍侧壁拉回(FSWPB)工艺以去除第二鳍有源区上的介电层；以及实施第二外延生长以在第二鳍有源区的第二源极/漏极区上形成第二源极/漏极部件。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN110556418A
公开(公告)日：2019-12-10
申请号：CN201811419893.8
申请日：2018-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 方法包括形成在衬底之上延伸第一高度的半导体鳍，在半导体鳍上方和衬底上方形成伪介电材料，在伪介电材料上方形成伪栅极材料，伪栅极材料在衬底之上延伸第二高度，使用多个蚀刻工艺蚀刻伪栅极材料以形成伪栅极堆叠件，其中，多个蚀刻工艺的每个蚀刻工艺均是不同的蚀刻工艺，其中，伪栅极堆叠件在第一高度处具有第一宽度，并且其中，伪栅极堆叠件在第二高度处具有与第一宽度不同的第二宽度。本发明的实施例还涉及半导体器件和方法。
-
公开(公告)号：CN113555317A
公开(公告)日：2021-10-26
申请号：CN202110061415.X
申请日：2021-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体器件包括从设置在衬底上方突出的隔离绝缘层并具有沟道区的鳍结构、设置在所述衬底上方的源极/漏极区、设置在所述沟道区上的栅极介电层以及设置在所述栅极介电层上的栅电极层。栅电极包括在沟道区的顶部的水平面之下和隔离绝缘层的上表面之上的下部分，并且该下部分的宽度不是恒定的。本申请的实施例还提供一种制造半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN107665862B
公开(公告)日：2020-05-15
申请号：CN201710561145.2
申请日：2017-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种方法包括蚀刻半导体衬底以形成第一沟槽和第二沟槽。在第一沟槽和第二沟槽之间留下半导体衬底的剩余部分作为半导体区。在半导体区的侧壁上和半导体区的顶面上方形成掺杂的介电层。掺杂的介电层包括掺杂剂。第一沟槽和第二沟槽填充有介电材料。然后，执行退火，并且掺杂的介电层中的p型掺杂剂或n型掺杂剂被扩散至半导体区中以形成扩散的半导体区。本发明实施例涉及形成鳍式场效应晶体管(FinFET)的方法，具体地涉及通过扩散掺杂和外延轮廓成型。
-
公开(公告)号：CN113555317B
公开(公告)日：2024-08-23
申请号：CN202110061415.X
申请日：2021-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体器件包括从设置在衬底上方突出的隔离绝缘层并具有沟道区的鳍结构、设置在所述衬底上方的源极/漏极区、设置在所述沟道区上的栅极介电层以及设置在所述栅极介电层上的栅电极层。栅电极包括在沟道区的顶部的水平面之下和隔离绝缘层的上表面之上的下部分，并且该下部分的宽度不是恒定的。本申请的实施例还提供一种制造半导体器件的方法。
-
公开(公告)号：CN110556418B
公开(公告)日：2022-10-21
申请号：CN201811419893.8
申请日：2018-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 方法包括形成在衬底之上延伸第一高度的半导体鳍，在半导体鳍上方和衬底上方形成伪介电材料，在伪介电材料上方形成伪栅极材料，伪栅极材料在衬底之上延伸第二高度，使用多个蚀刻工艺蚀刻伪栅极材料以形成伪栅极堆叠件，其中，多个蚀刻工艺的每个蚀刻工艺均是不同的蚀刻工艺，其中，伪栅极堆叠件在第一高度处具有第一宽度，并且其中，伪栅极堆叠件在第二高度处具有与第一宽度不同的第二宽度。本发明的实施例还涉及半导体器件和方法。
-
公开(公告)号：CN113539819A
公开(公告)日：2021-10-22
申请号：CN202110230667.0
申请日：2021-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 一种形成半导体器件的方法包括：形成在衬底上方突出的鳍；在鳍上方形成栅极层；以及使用等离子蚀刻工艺来在等离子蚀刻工具中对栅极层进行图案化以在鳍上方形成栅极，其中，对栅极层进行图案化包括：在等离子蚀刻工艺期间交替地接通和关断等离子蚀刻工具的顶部射频(RF)源；以及在等离子蚀刻工艺期间交替地接通和关断等离子蚀刻工具的底部RF源，其中，在接通顶部RF源的第一时刻与接通底部RF源的相应第二时刻之间存在时序偏移。本发明的实施例还涉及一种半导体器件。
-
公开(公告)号：CN109326645A
公开(公告)日：2019-02-12
申请号：CN201810837206.8
申请日：2018-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 方法包括在衬底上形成鳍结构，其中鳍结构包括第一鳍有源区；第二鳍有源区；以及将第一鳍有源区与第二鳍有源区分隔开的隔离部件；在第一鳍有源区上形成第一栅极堆叠件，并且在第二鳍有源区上形成第二栅极堆叠件；以及通过第一干蚀刻对第一鳍有源区的第一源极/漏极区实施第一凹进工艺；实施第一外延生长以在第一源极/漏极区上形成第一源极/漏极部件；实施鳍侧壁拉回(FSWPB)工艺以去除第二鳍有源区上的介电层；以及实施第二外延生长以在第二鳍有源区的第二源极/漏极区上形成第二源极/漏极部件。本发明的实施例还涉及半导体器件及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.054 seconds)
