公开(公告)号：CN100511601C

公开(公告)日：2009-07-08

申请号：CN200710106933.9

申请日：2007-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡嘉祥 ,  谢志宏 ,  徐祖望 ,  陈德芳 ,  林家慧 ,  章勋明

IPC: H01L21/311 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/76802 ,  H01L21/76811

Abstract: 本发明是关于一种利用多晶硅掩模，而非习知技术所使用的金属硬掩模，在一低介电常数介电层上形成一孔洞的方法。一多晶硅硬掩模被形成于一低介电常数介电层之上，以及一光阻层被形成于此多晶硅硬掩模层之上。使用一气体等离子体图刻光阻层并蚀刻多晶硅硬掩模以制造低介电常数介电层的暴露部分。在蚀刻低介电常数介电层之前会先将光阻层移除，以免破坏低介电常数介电层。

公开(公告)号：CN101150065A

公开(公告)日：2008-03-26

申请号：CN200710106933.9

申请日：2007-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡嘉祥 ,  谢志宏 ,  徐祖望 ,  陈德芳 ,  林家慧 ,  章勋明

IPC: H01L21/311 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/76802 ,  H01L21/76811

Abstract: 本发明是关于一种利用多晶硅罩幕，而非习知技术所使用的金属硬罩幕，在一低介电系数介电层上形成一孔洞的方法。一多晶硅硬罩幕被形成于一低介电系数介电层之上，以及一光阻层被形成于此多晶硅硬罩幕层之上。使用一气体电浆图刻光阻层并蚀刻多晶硅硬罩幕以制造低介电系数介电层的暴露部分。在蚀刻低介电系数介电层之前会先将光阻层移除，以免破坏低介电系数介电层。

公开(公告)号：CN221102061U

公开(公告)日：2024-06-07

申请号：CN202322506061.2

申请日：2023-09-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余国宠 ,  林家慧 ,  戴世芃

IPC: H01L23/31 ,  H01L23/50 ,  H01L23/52

Abstract: 一种封装体，包含第一装置及附接于第一重分布结构的第二装置。第二装置包含第二重分布结构、设置于第二重分布结构上方的第一裸片、沿着第一裸片的侧壁延伸的第一封装胶、延伸穿过第一封装胶的第一通孔、设置于第一封装胶上方并包含连接至第一通孔的第一金属化图案的第三重分布结构、设置于第三重分布结构上方的第二裸片及沿着第二裸片的侧壁延伸的第二封装胶，第一裸片和第二置裸片没有基板通孔。封装体也包含设置于第一重分布结构上方并围绕第一半导体装置与第二半导体装置的侧壁的第三封装胶。第二封装胶的顶面与第三封装胶的顶面齐平。