半导体电路及其制造方法
    1.
    发明公开

    公开(公告)号:CN115692405A

    公开(公告)日:2023-02-03

    申请号:CN202111072832.0

    申请日:2021-09-14

    Abstract: 本公开涉及半导体电路及其制造方法。一种(修整跟随器电路的跟随器电压的)电路包括拉低电路和抗噪电路。拉低电路连接在跟随器节点和第一参考电压之间。拉低电路响应第二参考电压。跟随器节点能连接到跟随器电路。抗噪电路连接在跟随器节点和第二参考电压之间。抗噪电路被配置为保护跟随器节点处的跟随器电压不因电容耦合到跟随器节点的噪声电压而失真。

    电源供应产生器及其操作方法

    公开(公告)号:CN114489202B

    公开(公告)日:2024-03-29

    申请号:CN202110014343.3

    申请日:2021-01-06

    Abstract: 本公开涉及电源供应产生器及其操作方法。本公开提供一种电源供应产生器,包括电压调节电路、电源开关电路以及控制电路。电压调节电路在输出端点产生输出电压。电源开关电路与电压调节电路耦接,当电压调节电路在第一时间关断时,电源开关电路响应于第一控制信号导通,以在第二时间调整输出电压。控制电路响应于第二控制信号产生第一控制信号至电源开关电路,以及引入在第一时间与第二时间之间的时间差。

    电源供应产生器及其操作方法

    公开(公告)号:CN114489202A

    公开(公告)日:2022-05-13

    申请号:CN202110014343.3

    申请日:2021-01-06

    Abstract: 本公开涉及电源供应产生器及其操作方法。本公开提供一种电源供应产生器,包括电压调节电路、电源开关电路以及控制电路。电压调节电路在输出端点产生输出电压。电源开关电路与电压调节电路耦接,当电压调节电路在第一时间关断时,电源开关电路响应于第一控制信号导通,以在第二时间调整输出电压。控制电路响应于第二控制信号产生第一控制信号至电源开关电路,以及引入在第一时间与第二时间之间的时间差。

    传感器及其形成方法
    6.
    发明授权

    公开(公告)号:CN111261629B

    公开(公告)日:2022-10-04

    申请号:CN201911205331.8

    申请日:2019-11-29

    Abstract: 本申请的各个实施例针对用于增强灵敏度的离子敏感场效应晶体管。在一些实施例中,衬底包括一对第一源极/漏极区域和一对第二源极/漏极区域。此外,第一栅电极和第二栅电极位于衬底下面。第一栅电极横向位于第一源极/漏极区域之间,并且第二栅电极横向位于第二源极/漏极区域之间。互连结构位于衬底下面并且限定将第二源极/漏极区域和第二栅电极电耦合在一起的导电路径。钝化层位于衬底上方并且限定第一阱和第二阱。第一阱和第二阱分别位于第一栅电极和第二栅电极上面,并且感测层衬里第一阱和第二阱中的衬底。在一些实施例中,感测分子探针位于第一阱中但不位于第二阱中。本发明的实施例还涉及传感器及其形成方法。

    双模供电电路及方法
    7.
    发明公开

    公开(公告)号:CN114629490A

    公开(公告)日:2022-06-14

    申请号:CN202110168468.1

    申请日:2021-02-07

    Abstract: 本公开涉及双模供电电路及方法。一种电路包括:位于电源节点和偏置节点之间的第一无源器件、位于偏置节点和参考节点之间的第一开关器件和第二无源器件、位于电源节点和输出节点之间的晶体管、位于输出节点和反馈节点之间的第三无源器件和第二开关器件、位于反馈节点和参考节点之间的第四无源器件、位于电源节点和输出节点之间的第三开关器件、以及基于偏置节点和反馈节点电压控制晶体管的放大器。在第一模式中,第一开关器件和第二开关器件关断,第三开关器件接通,并且电源节点接收第一电压电平。在第二模式中,第一开关器件和第二开关器件接通,第三开关器件关断,并且在电源节点上接收大于第一电压电平的第二电压电平。

    传感器及其形成方法
    8.
    发明公开

    公开(公告)号:CN111261629A

    公开(公告)日:2020-06-09

    申请号:CN201911205331.8

    申请日:2019-11-29

    Abstract: 本申请的各个实施例针对用于增强灵敏度的离子敏感场效应晶体管。在一些实施例中,衬底包括一对第一源极/漏极区域和一对第二源极/漏极区域。此外,第一栅电极和第二栅电极位于衬底下面。第一栅电极横向位于第一源极/漏极区域之间,并且第二栅电极横向位于第二源极/漏极区域之间。互连结构位于衬底下面并且限定将第二源极/漏极区域和第二栅电极电耦合在一起的导电路径。钝化层位于衬底上方并且限定第一阱和第二阱。第一阱和第二阱分别位于第一栅电极和第二栅电极上面,并且感测层衬里第一阱和第二阱中的衬底。在一些实施例中,感测分子探针位于第一阱中但不位于第二阱中。本发明的实施例还涉及传感器及其形成方法。

    悬臂纳米机电解码器电路

    公开(公告)号:CN222507162U

    公开(公告)日:2025-02-18

    申请号:CN202420586866.4

    申请日:2024-03-25

    Abstract: 本实用新型提供一种悬臂纳米机电解码器电路,包括:存储胞的二维阵列,嵌入于存储器层级介电层中且上覆于衬底上;第一存取线,电性连接至所述二维阵列内的相应行的存储胞;以及第一解码器电路,包括第一悬臂纳米机电装置,所述第一悬臂纳米机电装置上覆于存储胞的二维阵列上、嵌入于上部介电材料层中且具有与选自所述第一存取线的相应的第一存取线电性连接的输出节点。

    半导体装置
    10.
    实用新型

    公开(公告)号:CN222354738U

    公开(公告)日:2025-01-14

    申请号:CN202420441698.X

    申请日:2024-03-07

    Abstract: 本实用新型提供一种半导体装置。半导体装置包括:存储单元的阵列,位于基底之上,其中存储单元中的每一者包括存取晶体管的相应实例及存储器结构的相应实例,存储器结构的相应实例被配置成存储数据位元且电性连接至存取晶体管的相应实例的源极结构;以及存储器监测装置,包括存取晶体管的附加实例、存储器结构的附加实例及至少一个监测晶体管,存储器结构的附加实例电性连接至存取晶体管的附加实例的源极结构,所述至少一个监测晶体管具有与存取晶体管的附加实例的源极结构电性连接的监测栅极电极。

Patent Agency Ranking