公开(公告)号：CN100397606C

公开(公告)日：2008-06-25

申请号：CN200610103269.8

申请日：2006-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 成文义 ,  邱智彦 ,  雷汉雄 ,  李仲

IPC: H01L21/66 ,  H01L23/544 ,  H01L23/522

CPC classification number: H01L22/32 ,  H01L22/14 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种三维制程监控(Process Control Monitor；PCM)结构与使用方法，以在集成电路的制程中，进行三维集成电路连线的电性测试和失效分析。此方法至少包括：形成第一金属化层；进行第一晶圆允收测试(Wafer Acceptance Testing；WAT)步骤以测试第一金属化层的导通性；形成复数个第一金属介层窗(Vias)于第一金属化层的导电部上，且形成第二金属化层，第二金属化层包括有位于第一金属介层窗上的复数个金属岛，其中此些金属岛是与第一金属化层电性相通，以形成制程监控(PCM)结构；以及进行第二晶圆允收测试(WAT)步骤，以测试第一金属化层的导通性。本发明能够集成电路导通性缺陷的辨识和发现，同时克服现有习知技艺的其他缺点，从而更加适于实用。

公开(公告)号：CN1905150A

公开(公告)日：2007-01-31

申请号：CN200610103269.8

申请日：2006-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 成文义 ,  邱智彦 ,  雷汉雄 ,  李仲

IPC: H01L21/66 ,  H01L23/544 ,  H01L23/522

CPC classification number: H01L22/32 ,  H01L22/14 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种三维制程监控(ProcessControl Monitor；PCM)结构与使用方法，以在集成电路的制程中，进行三维集成电路连线的电性测试和失效分析。此方法至少包括：形成第一金属化层；进行第一晶圆允收测试(Wafer Acceptance Testing；WAT)步骤以测试第一金属化层的导通性；形成复数个第一金属介层窗(Vias)于第一金属化层的导电部上，且形成第二金属化层，第二金属化层包括有位于第一金属介层窗上的复数个金属岛，其中此些金属岛是与第一金属化层电性相通，以形成制程监控(PCM)结构；以及进行第二晶圆允收测试(WAT)步骤，以测试第一金属化层的导通性。本发明能够集成电路导通性缺陷的辨识和发现，同时克服现有习知技艺的其他缺点，从而更加适于实用。