-
公开(公告)号：CN101359908B
公开(公告)日：2010-08-18
申请号：CN200810145354.X
申请日：2006-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/173 , H03K19/177
Abstract: 本发明公开一种基于可编程穿越门的逻辑元件，其中一种基于可编程穿越门的逻辑元件，用以提供至少一布尔函数，包括：一第一穿越门，用以接收一第一输入；一第二穿越门，用以接收一第二输入；以及一第三输入及一第三输入互补信号，耦接至上述第一穿越门及上述第二穿越门，作为多个门控制信号，其中上述第一穿越门及上述第二穿越门的输出形成一联合输出，且编程上述第一输入、上述第二输入、及上述第三输入以提供一双输入布尔函数。本发明使不是为特定目的而配置的构建块可使用于诸如一般存储器及/或仅改变一些掩模的一般逻辑等一般性目的。
-
Patent Agency Ranking
公开(公告)号：CN101359908A
公开(公告)日：2009-02-04
申请号：CN200810145354.X
申请日：2006-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/173 , H03K19/177
Abstract: 本发明公开一种基于可编程穿越门的逻辑元件，其中一种基于可编程穿越门的逻辑元件，用以提供至少一布尔函数，包括：一第一穿越门，用以接收一第一输入；一第二穿越门，用以接收一第二输入；以及一第三输入及一第三输入互补信号，耦接至上述第一穿越门及上述第二穿越门，作为多个门控制信号，其中上述第一穿越门及上述第二穿越门的输出形成一联合输出，且编程上述第一输入、上述第二输入、及上述第三输入以提供一双输入布尔函数。本发明使不是为特定目的而配置的构建块可使用于诸如一般存储器及/或仅改变一些掩模的一般逻辑等一般性目的。
-
公开(公告)号：CN100538881C
公开(公告)日：2009-09-09
申请号：CN200610077245.X
申请日：2006-04-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开一种可配置逻辑存储块以及基于可编程穿越门的逻辑元件，其中可配置逻辑存储块包括：至少一静态随机存取存储单元；第一输出模块，当上述可配置逻辑存储块的用作静态随机存取存储器时，通过读取上述至少一静态随机存取存储单元来产生第一输出；以及第二输出模块；当上述CLMB用作可编程逻辑元件时，通过读取上述至少一静态随机存取存储单元来产生第二输出，其中耦接至上述静态随机存取存储单元的至少一位线上的数据可控制地馈入上述第一输出模块以及上述第二输出模块。上述可配置逻辑元件利用穿越门提供不同的布尔逻辑函数。
-
公开(公告)号：CN100508190C
公开(公告)日：2009-07-01
申请号：CN200610078986.X
申请日：2006-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种多项目晶片上的半导体电路及其设计方法与可调性系统，特别涉及一多项目晶片上的一半导体电路、相关的电路设计以及一调适性系统。该半导体电路包含有至少一标准模组、至少一可重组模组以及至少一连接层。该标准模组具有验证过的功能。可依据一预定设计，该可重组模组可以被程序化，且该标准模组以及该可重组模组可以相互连接。该可重组模组包含有至少一存储模组以及一输入/输出模组。本发明可以减少完成整个SOC所需要的步骤，也同时减少了要完成原型电路所需要的制程步骤。经过验证原型电路设计之后，正式的产品晶片仅仅需要去除不用的模组，重新安排各个需要模组的位置以及相对应的连接，就可以减少基底面积。
-
公开(公告)号：CN1917082A
公开(公告)日：2007-02-21
申请号：CN200610077245.X
申请日：2006-04-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开一种可配置逻辑存储块以及基于可编程穿越门的逻辑元件，其中可配置逻辑存储块包括：至少一静态随机存取存储单元；第一输出模块，当上述可配置逻辑存储块的用作静态随机存取存储器时，通过读取上述至少一静态随机存取存储单元来产生第一输出；以及第二输出模块；当上述CLMB用作可编程逻辑元件时，通过读取上述至少一静态随机存取存储单元来产生第二输出，其中耦接至上述静态随机存取存储单元的至少一位线上的数据可控制地馈入上述第一输出模块以及上述第二输出模块。上述可配置逻辑元件利用穿越门提供不同的布尔逻辑函数。
-
公开(公告)号：CN1855485A
公开(公告)日：2006-11-01
申请号：CN200610078986.X
申请日：2006-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种整合性单晶片单元上的半导体电路及其可调性方法与系统，特别涉及一多专案晶圆上的一半导体电路、相关的电路设计以及一调适性系统。该半导体电路包含有至少一标准模组、至少一可重组模组以及至少一连接层。该标准模组具有验证过的功能。可依据一预定设计，该可重组模组可以被程序化，且该标准模组以及该可重组模组可以相互连接。该可重组模组包含有至少一存储模组以及一输出入模组。本发明可以减少完成整个SOC所需要的步骤，也同时减少了要完成原型电路所需要的制程步骤。经过验证原型电路设计之后，正式的产品晶片仅仅需要去除不用的模组，重新安排各个需要模组的位置以及相对应的连接，就可以减少基底面积。
-
-
-
-
-
Search Results
6
records
(took 0.026 seconds)
