-
Patent Agency Ranking
公开(公告)号：CN110783101A
公开(公告)日：2020-02-11
申请号：CN201910671248.3
申请日：2019-07-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01G2/06
Abstract: 一种载板包括多个电容器、多个第一连接器与多个第二连接器。电容器位于第一导电层与第二导电层之间。每个第一连接器将每个电容器的第一导电板连接到第一信号线。每个第二连接器将每个电容器的第二导电板连接到第二信号线。第一连接器沿着载板的第一尺寸与第二连接器交替散布，并且第一连接器与相邻的第二连接器间隔开。
-
公开(公告)号：CN110797319B
公开(公告)日：2025-04-01
申请号：CN201910639859.X
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , G06F30/398
Abstract: 三维集成电路(IC)封装的通孔结构的结构及方法。通孔结构包括：中间部分，延伸穿过平面结构；以及第一端及第二端，各自连接到中间部分且位于平面结构的不同侧上。第一端及第二端中的一者或多者包括多个通孔及准金属层中的一者或多者。
-
公开(公告)号：CN111244081A
公开(公告)日：2020-06-05
申请号：CN201911188326.0
申请日：2019-11-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成电路装置，例如一计算机系统，包括一互连元件晶粒及至少两个附加集成晶片上系统(System on Integrated Chip,SOIC)晶粒以面朝面(Face to Face,F2F)堆叠于该互连元件晶粒上。该互连元件晶粒包括在一表面上的电连接器，以致能连接到和/或多个附加SOIC晶粒之间。该互连元件晶粒包括是一集成扇出结构(Integrated Fan Out,InFO)的至少一重布电路结构及至少一硅穿孔(Through-Silicon Via,TSV)。该TSV致能于一信号线、电源线或地线之间，从该互连元件晶粒的一相对表面至该重布电路结构和/或电连接器的连结。该附加SOIC晶粒的至少一个堆叠成面朝背(Face to Back,F2B)的一个三维集成电路(Three-Dimensional Integrated Circuit,3DIC)晶粒。
-
公开(公告)号：CN110797319A
公开(公告)日：2020-02-14
申请号：CN201910639859.X
申请日：2019-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , G06F30/398
Abstract: 三维集成电路(IC)封装的通孔结构的结构及方法。通孔结构包括：中间部分，延伸穿过平面结构；以及第一端及第二端，各自连接到中间部分且位于平面结构的不同侧上。第一端及第二端中的一者或多者包括多个通孔及准金属层中的一者或多者。
-
公开(公告)号：CN110729275A
公开(公告)日：2020-01-24
申请号：CN201910521121.3
申请日：2019-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/552
Abstract: 本发明实施例涉及具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法。本发明实施例涉及一种半导体装置及一种制造方法，且更特定地说，本发明实施例涉及一种半导体中介层装置。所述半导体中介层装置包含衬底及形成于所述衬底上的第一金属化层。第一介电层形成于所述第一金属化层上且第二金属化层形成于所述衬底上。第一导线形成于所述第一金属化层中且第二导线及第三导线形成于所述第二金属化层中。金属-绝缘层-金属MIM电容器形成于所述第一介电层中及所述第一导线上。所述MIM电容器包含：(i)顶部电容器电极，其位于所述第一介电层中且电耦合到所述第二导线；(ii)底部电容器电极，其位于所述第一介电层中及所述第一导线上方，其中所述底部电容器电极经配置为电浮动的；及(iii)第二介电层，其介于所述顶部电容器电极与所述底部电容器电极之间。
-
-
-
-
Search Results
5
records
(took 0.038 seconds)
