公开(公告)号：CN110728109A

公开(公告)日：2020-01-24

申请号：CN201910570282.1

申请日：2019-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  陈文豪 ,  余明道 ,  王绍桓 ,  张钧皓

IPC: G06F30/398

Abstract: 本申请实施例涉及集成装置以及形成集成装置的方法。一种形成集成装置的方法包含：将多个通路柱预先存储于存储工具中；布置选自所述多个通路柱的第一通路柱以电连接到第一电路中的电路单元；分析所述第一电路的电迁移信息以确定所述第一通路柱是否引发电迁移现象；在所述第一通路柱引发电迁移现象时，布置选自所述多个通路柱的第二通路柱以替换所述电路单元的所述第一通路柱以产生第二电路；及根据所述第二电路产生所述集成装置。所述方法能够获得具有减小的接脚密度的更佳功率性能区域结果。

公开(公告)号：CN108959675A

公开(公告)日：2018-12-07

申请号：CN201710545433.9

申请日：2017-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  王绍桓 ,  陈文豪 ,  余明道 ,  欧纮志

IPC: G06F17/50

Abstract: 一种对集成电路中的通孔柱布置进行优化的方法。在一些实施例中，可识别出集成电路或所提议集成电路设计内的路径具有负迟缓时间。在所述路径包括向接收器的各输入引脚的扇出时，可在位于所述路径的扇出之前的位置处插入通孔柱。例如，可靠近所述扇出、但在所述扇出与驱动器的输出引脚之间插入所述通孔柱，所述驱动器连接到所述路径。

公开(公告)号：CN113283206A

公开(公告)日：2021-08-20

申请号：CN202110126234.0

申请日：2021-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  陈文豪 ,  余明道

IPC: G06F30/392 ,  H01L27/02

Abstract: 一种产生集成电路的布局设计的方法。方法包括形成第一区域，此第一区域具有在第一方向上延伸的至少两个第一类型单元行。第一类型单元行的每一者具有沿着垂直于第一方向的第二方向量测的第一行高度。方法亦包括形成第二区域，此第二区域具有在第一方向上延伸的至少两个第二类型单元行。第二类型单元行的每一者具有沿着第二方向量测的第二行高度。第一区域邻接第二区域，并且第一类型单元行的第一行高度与第二类型单元行的第二行高度不同。

公开(公告)号：CN113270366A

公开(公告)日：2021-08-17

申请号：CN202110124222.4

申请日：2021-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  陈文豪 ,  陈冠廷 ,  余明道 ,  张钧皓

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/02 ,  H01L27/088 ,  H01L27/092

Abstract: 一种集成电路的形成方法包括产生第一标准单元布局设计及邻近的第二标准单元布局设计，及基于至少第一或第二标准单元布局设计来制造集成电路。第一标准单元布局设计具有第一高度。第二标准单元布局设计具有不同于第一高度的第二高度。产生第一标准单元布局设计包括产生第一接脚布局图案的集合，第一接脚布局图案的集合在第一方向上延伸，处于第一布局层上，且具有第一宽度。产生第二标准单元布局设计包括产生第二接脚布局图案的集合，第二接脚布局图案的集合在第一方向上延伸，处于第一布局层上，且具有不同于第一宽度的第二宽度。

公开(公告)号：CN109786358A

公开(公告)日：2019-05-21

申请号：CN201811355242.7

申请日：2018-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  陈文豪 ,  余明道

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 用于各个通孔柱结构的示例性实施例包括半导体堆叠件的第一互连层中的一个或多个第一导体，一个或多个第一导体与半导体堆叠件的第二互连层中的一个或多个第二导体互连。第一互连层和第二互连层内的一个或多个第一导体和/或一个或多个第二导体可以分别横越多个方向。在某些情况下，这允许利用多个互连件来互连一个或多个第一导体和一个或多个第二导体。这些多个互连件可以减小一个或多个第一导体和一个或多个第二导体之间的电阻，从而改进在一个或多个第一导体和一个或多个第二导体之间流动的信号的性能。本发明的实施例还提供了一种形成通孔柱结构的方法。

公开(公告)号：CN115377057A

公开(公告)日：2022-11-22

申请号：CN202211079128.2

申请日：2018-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  陈文豪 ,  余明道

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 本发明的实施例提供了一种通孔柱结构，包括：第一导体在所述半导体堆叠件的第一互连层内横越第一方向和第二方向；第二导体在所述半导体堆叠件的第二互连层内横越第一方向和第二方向；以及多个通孔结构，包括包括第一通孔至第四通孔，连接第一导体和第二导体，其中，第一导体包括第一多个互连片段，第二导体包括第二多个互连片段，其中，第一多个互连片段包括第一段至第四段，第四段包括向在所述第一方向延伸的多个第一部分和在第二方向延伸的多个第二部分。第二多个互连片段被配置为沿第一方向或第二方向以直线距离连接相邻通孔。本发明的实施例还提供了一种制造通孔柱的方法。

公开(公告)号：CN114446950A

公开(公告)日：2022-05-06

申请号：CN202110472896.3

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐孟楷 ,  高章瑞 ,  林晋申 ,  余明道 ,  林姿颖 ,  王中兴

IPC: H01L27/06 ,  H01L21/822

Abstract: 一种集成电路装置与方法，集成电路(Integrated Circuit；IC)装置，其包含基材和基材上方的电路区域。电路区域包含沿着第一方向延伸的至少一个主动区域，跨过至少一个主动区域且沿着与第一方向横向的第二方向延伸的至少一个栅极区域、以及配置以电性耦接电路区域至电路区域外侧的电路系统的至少一个第一输入/输出(IO)图案。此至少一个第一输入/输出(IO)图案沿着第三方向延伸，第三方向同时倾斜于第一方向和第二方向。

公开(公告)号：CN113255266A

公开(公告)日：2021-08-13

申请号：CN202110031931.8

申请日：2021-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾钧尧 ,  张钧皓 ,  余明道 ,  陈文豪

IPC: G06F30/3312 ,  G06F30/392

Abstract: 揭示提高布局设计的设计效能的方法。方法包括以下步骤：将与布局设计相关联的多个技术文件导入EDA系统中；将与布局设计相关联的网络连线表导入EDA系统中；导入含有功能性单元及备用单元的图案‑S时序信息的标准单元库；执行布局规划及备用单元插入，其中备用单元跨布局规划均匀地分布；以及透过重新配置至少一个功能性单元及备用单元以形成具有至少一个时序关键单元的图案‑S，从而提高布局设计的总时序效能来进行配置及优化。