-
公开(公告)号：CN101425283B
公开(公告)日：2011-09-07
申请号：CN200810181060.2
申请日：2008-11-20
Applicant: 友达光电股份有限公司
IPC: G09G3/36
Abstract: 本发明公开了一种像素电路及其驱动方法，该像素电路包含第一、第二扫描线、数据线、三开关以及像素。三开关都包含第一端、第二端及控制端。像素包含第一、第二子像素。第一开关的第一端耦接于数据线。第一开关的控制端耦接于第一扫描线。第二开关的第一端耦接于第一开关的第二端。第二开关的控制端耦接于第二扫描线。第三开关的第一端耦接于数据线。第三开关的控制端耦接于第一扫描线。第一子像素耦接于第二开关的第二端，以透过第二开关、第一开关，耦接于数据线。第二子像素耦接于第三开关的第二端，以通过第三开关耦接于数据线。
-
公开(公告)号：CN101582232B
公开(公告)日：2010-12-08
申请号：CN200910145490.3
申请日：2009-06-09
Applicant: 友达光电股份有限公司
CPC classification number: G09G3/3677 , G09G3/3607 , G09G3/3659 , G09G2300/0426 , G09G2310/0205 , G09G2310/0251 , G09G2310/0286 , G09G2320/0242 , G11C19/28
Abstract: 本发明揭示一种用于液晶显示器的栅极驱动器，其具有多个串联的移位缓存器。每一该移位缓存器都用于提供栅极线驱动信号给该液晶显示器内一列像素。该栅极线驱动信号具有前脉冲和后脉冲，并且该移位缓存器具有前脉冲产生部和后脉冲产生部来产生对应脉冲。每一该脉冲产生部具有第一拉高电路，来产生一电压电平将一第二拉高电路内一切换元件维持在导通状态，如此产生响应对应频率信号的前或后脉冲，以及响应该电压电平的二拉低电路，以允许只在拉低周期上产生该前或后脉冲。
-
公开(公告)号：CN101114525A
公开(公告)日：2008-01-30
申请号：CN200710148092.8
申请日：2007-09-10
Applicant: 友达光电股份有限公司
IPC: G11C19/28
Abstract: 本发明公开一种移位寄存器阵列，具有多个串接级的移位寄存器。移位寄存器包括：第一晶体管，具有第一栅极、第一端以及第二端，第一栅极以及第一端耦接至第一输入端，而第二端耦接至第一节点；第二晶体管，具有第二栅极、第三端以及第四端，第三端耦接至频率输入端，第二栅极耦接至第一节点，而第四端耦接至输出端；以及上拉单元。上拉单元包括：第三晶体管，耦接于第一节点以及接地端之间，具有第三栅极耦接至第二节点；第一电容，耦接于频率输入端以及第二节点之间；以及第四晶体管，耦接于第二节点以及接地端之间，具有第四栅极耦接至第一节点。
-
公开(公告)号：CN1953101A
公开(公告)日：2007-04-25
申请号：CN200610154305.3
申请日：2006-09-20
Applicant: 友达光电股份有限公司
Abstract: 一种显示装置包含一移位寄存器阵列，该移位寄存器阵列包含多个移位寄存器，至少一移位寄存器包含一第一晶体管、一第二晶体管、一第三晶体管以及一驱动电路。第一晶体管的栅极及第一极接收一输入信号，第二晶体管的栅极耦接至第一晶体管的第二极，第二晶体管的第二极产生一输出信号，第二晶体管的第一极接收一时钟信号，第三晶体管用以拉下第二晶体管的栅极的电压电平，驱动电路因应输入信号及输出信号以决定第三晶体管的开关状态。
-
公开(公告)号：CN101285978B
公开(公告)日：2010-12-29
申请号：CN200810099987.1
申请日：2008-05-29
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G09G3/36
Abstract: 本发明公开了一种画素电路，包括第一子画素及第二子画素。第一子画素，耦接扫描线和数据线，以依据在扫描线上传输的第一扫描信号而决定是否致能，并依据在此数据线上传输的数据信号而被驱动。第二子画素，耦接扫描线，以依据第一扫描信号而决定是否致能。其中当第一扫描信号在预充电期间，数据信号为第一状态，而当预充电时间结束到第一扫描信号进入开启期间之前的时间区间内，数据信号为第二状态，而第一状态和第二状态的电压极性为相反。此画素电路具有改良色偏及画面闪烁的优点。
-
Patent Agency Ranking
公开(公告)号：CN101556785A
公开(公告)日：2009-10-14
申请号：CN200910135284.4
申请日：2009-05-12
Applicant: 友达光电股份有限公司
Abstract: 本发明公开了一种共用电压补偿电路，用以提供抑制串音干扰机制于具液晶电容与储存电容的液晶显示装置，其包含缓冲器、电流至电压转换器、高通滤波器与涟波电压反相器。缓冲器是用以接收前置共用电压。电流至电压转换器是用来根据缓冲器的输出电流以产生液晶电容共用电压馈入至液晶电容。高通滤波器是用来对液晶电容共用电压执行高通滤波处理以滤出涟波电压。涟波电压反相器是用来根据前置共用电压执行涟波电压的反相处理以产生储存电容共用电压馈入至储存电容，其中储存电容共用电压的涟波电压是反相于液晶电容共用电压的涟波电压，据以抑制串音干扰。
-
公开(公告)号：CN100495577C
公开(公告)日：2009-06-03
申请号：CN200610106161.4
申请日：2006-07-20
Applicant: 友达光电股份有限公司
IPC: G11C19/28
Abstract: 一种移位寄存器，包含多个串联的寄存单元。每一寄存单元依据第一、第二时钟信号以及该每一寄存单元的前一个寄存单元的输出信号脉冲输出该每一寄存单元的输出信号脉冲。每一寄存单元包含第一、第二、第三、第四开关单元及一驱动单元。第一开关单元于导通时，输出该前一个寄存单元的输出信号脉冲至一第一节点。第二开关单元于前一个寄存单元的输出信号脉冲导通第二开关单元时，输出第一时钟信号至输出端。第三开关单元于第二开关单元关断时，提供电源电压至输出端。第四开关单元于驱动信号脉冲导通第四开关单元时，提供电源电压至第一节点。驱动单元依据第一时钟信号、第二时钟信号及前一个寄存单元的输出信号脉冲，产生驱动信号脉冲至第二节点。
-
公开(公告)号：CN101425283A
公开(公告)日：2009-05-06
申请号：CN200810181060.2
申请日：2008-11-20
Applicant: 友达光电股份有限公司
IPC: G09G3/36
Abstract: 本发明公开了一种像素电路及其驱动方法，该像素电路包含第一、第二扫描线、数据线、三开关以及像素。三开关都包含第一端、第二端及控制端。像素包含第一、第二子像素。第一开关的第一端耦接于数据线。第一开关的控制端耦接于第一扫描线。第二开关的第一端耦接于第一开关的第二端。第二开关的控制端耦接于第二扫描线。第三开关的第一端耦接于数据线。第三开关的控制端耦接于第一扫描线。第一子像素耦接于第二开关的第二端，以透过第二开关、第一开关，耦接于数据线。第二子像素耦接于第三开关的第二端，以通过第三开关耦接于数据线。
-
公开(公告)号：CN101582232A
公开(公告)日：2009-11-18
申请号：CN200910145490.3
申请日：2009-06-09
Applicant: 友达光电股份有限公司
CPC classification number: G09G3/3677 , G09G3/3607 , G09G3/3659 , G09G2300/0426 , G09G2310/0205 , G09G2310/0251 , G09G2310/0286 , G09G2320/0242 , G11C19/28
Abstract: 本发明揭示一种用于液晶显示器的栅极驱动器，其具有多个串联的移位缓存器。每一该移位缓存器都用于提供栅极线驱动信号给该液晶显示器内一列像素。该栅极线驱动信号具有前脉冲和后脉冲，并且该移位缓存器具有前脉冲产生部和后脉冲产生部来产生对应脉冲。每一该脉冲产生部具有第一拉高电路，来产生一电压电平将一第二拉高电路内一切换元件维持在导通状态，如此产生响应对应频率信号的前或后脉冲，以及响应该电压电平的二拉低电路，以允许只在拉低周期上产生该前或后脉冲。
-
公开(公告)号：CN100495521C
公开(公告)日：2009-06-03
申请号：CN200610141219.9
申请日：2006-09-28
Applicant: 友达光电股份有限公司
Abstract: 本发明关于一种讯号驱动系统，包含多级个串联的移位寄存单元，其中每一移位寄存单元包含一第一上拉开关单元，其开启时基于一第一时钟讯号或一第二时钟讯号，在输出端输出一栅极脉冲讯号。一驱动单元，经由一节点产生一驱动脉冲讯号以驱动该第一上拉开关单元。一第一下拉开关单元，其开启时将该输出端连接至一低电平电压源。一第二下拉开关单元，其开启时连接该节点至该低电平电压源。一进位缓冲单元，根据第一时钟讯号或第二时钟讯号，产生一控制讯号以控制上一级移位寄存单元，藉以确保每一级移位寄存单元的运作不受其他各级移位寄存单元输出的栅极脉冲讯号的影响。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.033 seconds)
