一种变压器封装结构的制备方法及封装结构

    公开(公告)号:CN113314324B

    公开(公告)日:2023-06-27

    申请号:CN202110558489.4

    申请日:2021-05-21

    Inventor: 张文斌

    Abstract: 本发明提供一种变压器封装结构的制备方法及封装结构,属于半导体器件封装技术领域,本变压器封装结构的制备方法包括:提供晶圆;在所述晶圆的第一表面形成铁芯;通过一次构图工艺在所述晶圆的第一表面形成绝缘设置的初级线圈和次级线圈;其中,所述初级线圈和所述次级线圈同层设置,所述初级线圈绕设在所述铁芯的初级侧,所述次级线圈绕设在所述铁芯的次级侧。本发明将变压器的初级线圈与次级线圈制备在同一层金属层内,能够有效的减小变压器的尺寸,工艺简化,成本降低,也能有效增加初级线圈与次级线圈的匝数比,从而增大变压系数。

    一种三维堆叠的扇出型芯片封装方法及封装结构

    公开(公告)号:CN112652542B

    公开(公告)日:2023-06-16

    申请号:CN202011528251.9

    申请日:2020-12-22

    Inventor: 张文斌

    Abstract: 本发明提供一种三维堆叠的扇出型芯片封装方法及封装结构,方法包括:提供承载片,所述承载片包括沿其厚度方向相对设置的第一表面和第二表面;在所述承载片的第一表面形成金属通孔,并在所述金属通孔上形成第一焊球;将第一芯片倒装在所述第一焊球上;在所述承载片的第二表面形成第一金属布线,所述第一金属布线与所述金属通孔电连接;在所述第一金属布线上形成第二焊球,将第二芯片倒装在所述第二焊球上,以完成三维堆叠的扇出型芯片封装。本发明通过这样的方式实现了芯片的三维堆叠,取消了引线结构,减小了芯片尺寸,提高了整体封装结构的利用率。

    一种变压器封装结构的制备方法及封装结构

    公开(公告)号:CN113314324A

    公开(公告)日:2021-08-27

    申请号:CN202110558489.4

    申请日:2021-05-21

    Inventor: 张文斌

    Abstract: 本发明提供一种变压器封装结构的制备方法及封装结构,属于半导体器件封装技术领域,本变压器封装结构的制备方法包括:提供晶圆;在所述晶圆的第一表面形成铁芯;通过一次构图工艺在所述晶圆的第一表面形成绝缘设置的初级线圈和次级线圈;其中,所述初级线圈和所述次级线圈同层设置,所述初级线圈绕设在所述铁芯的初级侧,所述次级线圈绕设在所述铁芯的次级侧。本发明将变压器的初级线圈与次级线圈制备在同一层金属层内,能够有效的减小变压器的尺寸,工艺简化,成本降低,也能有效增加初级线圈与次级线圈的匝数比,从而增大变压系数。

    一种芯片封装体的制备方法

    公开(公告)号:CN111640721A

    公开(公告)日:2020-09-08

    申请号:CN202010501969.2

    申请日:2020-06-04

    Inventor: 张文斌

    Abstract: 本申请公开了一种芯片封装体的制备方法,该方法包括:在芯片的非功能面上形成第一凹槽,第一凹槽自芯片的非功能面延伸至芯片的功能面上的接地焊盘;在芯片的非功能面上以及第一凹槽内形成再布线层,再布线层与接地焊盘电连接;将再布线层与基板的接地区域电连接,以使芯片的接地焊盘通过再布线层与基板的接地区域电连接。通过上述方式,本申请能够增大芯片上接地焊盘与基板上接地区域的接触面积,提高芯片的抗干扰和防静电场冲击性能,降低芯片被静电场击穿的风险。

    一种晶圆级封装体和芯片封装体

    公开(公告)号:CN111640720A

    公开(公告)日:2020-09-08

    申请号:CN202010501964.X

    申请日:2020-06-04

    Inventor: 张文斌

    Abstract: 本申请公开了一种晶圆级封装体和芯片封装体,该晶圆级封装体包括:承载片、晶圆和再布线层,其中,晶圆位于承载片一侧,晶圆上包含多个芯片,芯片功能面上设有多个焊盘,且每个芯片的功能面朝向承载片,晶圆远离承载片的一侧设有多个第一凹槽,分属于不同芯片的相邻的至少两个焊盘具有从同一个第一凹槽中露出区域;再布线层位于晶圆远离承载片的一侧,且至少部分再布线层与从第一凹槽内露出的焊盘电连接。通过上述方式,本申请所提供的晶圆级封装体上的第一凹槽横跨两个芯片上相邻的焊盘,第一凹槽的尺寸较大使得在开设第一凹槽时,能够降低对精度的要求,减小芯片在加工过程中断裂的风险。

    一种芯片、芯片封装体及晶圆

    公开(公告)号:CN111554644A

    公开(公告)日:2020-08-18

    申请号:CN202010536691.2

    申请日:2020-06-12

    Inventor: 张文斌

    Abstract: 本申请公开了一种芯片、芯片封装体及晶圆,芯片包括集成电路和散热结构,集成电路位于芯片的主动面上;散热结构位于芯片的与主动面相对的背面上,散热结构包括设置在芯片背面上的至少一个散热槽,散热槽用于容置导热材料以对芯片进行散热。通过上述方式,本申请能够提高芯片的散热效率。

    一种芯片封装体
    7.
    发明授权

    公开(公告)号:CN111640734B

    公开(公告)日:2022-12-27

    申请号:CN202010501160.X

    申请日:2020-06-04

    Inventor: 张文斌

    Abstract: 本申请公开了一种芯片封装体,该芯片封装体包括:基板、芯片和再布线层。其中,芯片位于基板一侧,且芯片的非功能面朝向基板,芯片的非功能面上设有第一凹槽,第一凹槽自芯片的非功能面延伸至芯片的功能面上的接地焊盘;再布线层位于基板和芯片之间,再布线层一面与从第一凹槽中露出的接地焊盘电连接,另一面与基板上的接地区域电连接。通过上述方式,本申请能够增大芯片上接地焊盘与基板上接地区域的接触面积,提高芯片的抗干扰和防静电场冲击性能,降低芯片被静电场击穿的风险。

    一种晶圆级封装方法
    8.
    发明公开

    公开(公告)号:CN111554585A

    公开(公告)日:2020-08-18

    申请号:CN202010501967.3

    申请日:2020-06-04

    Inventor: 张文斌

    Abstract: 本申请公开了一种晶圆级封装方法,该方法包括:将包括多个芯片的晶圆设置在承载片上,每个芯片的功能面上设置有多个焊盘,且每个芯片的功能面朝向承载片;在晶圆远离承载片的一侧形成多个第一凹槽,分属于不同芯片的相邻的至少两个焊盘具有从同一个第一凹槽中露出区域;在晶圆远离承载片的一侧以及第一凹槽内形成再布线层,再布线层与从第一凹槽中露出的焊盘电连接。通过上述方式,本申请在开设第一凹槽时,第一凹槽横跨两个芯片上相邻的焊盘,第一凹槽的尺寸较大能够降低开设凹槽时对精度的要求,减小了芯片在加工过程中断裂的风险。

    一种芯片、芯片封装体及晶圆

    公开(公告)号:CN111554644B

    公开(公告)日:2022-04-01

    申请号:CN202010536691.2

    申请日:2020-06-12

    Inventor: 张文斌

    Abstract: 本申请公开了一种芯片、芯片封装体及晶圆,芯片包括集成电路和散热结构,集成电路位于芯片的主动面上;散热结构位于芯片的与主动面相对的背面上,散热结构包括设置在芯片背面上的至少一个散热槽,散热槽用于容置导热材料以对芯片进行散热。通过上述方式,本申请能够提高芯片的散热效率。

    一种芯片的封装结构及其制备方法

    公开(公告)号:CN112670186A

    公开(公告)日:2021-04-16

    申请号:CN202011532156.6

    申请日:2020-12-22

    Inventor: 张文斌

    Abstract: 本发明提供一种芯片的封装结构及其制备方法,方法包括:提供承载片;在承载片沿其厚度方向的第一表面依次形成至少一层第一钝化层以及至少一层第二钝化层,第二钝化层与第一钝化层交替间隔设置;图形化第一钝化层以形成第一过孔,在第一过孔中形成金属层,每层金属层的厚度均大于其对应的第一钝化层的厚度;将高于第一钝化层的金属去除,使余留部分的金属层与其对应的第一钝化层齐平,获得各金属布线;图形化第二钝化层以形成第二过孔,各金属布线间通过第二过孔电连接;在最顶层的第二钝化层上形成金属凸块,金属凸块通过第二过孔与各金属布线电连接。本发明使金属布线与对应第一钝化层表面平整,提高第一钝化层精度,金属布线线宽最小可为1μm。

Patent Agency Ranking