门级电路的仿真方法、系统、存储介质及设备

    公开(公告)号:CN114638184A

    公开(公告)日:2022-06-17

    申请号:CN202210559324.3

    申请日:2022-05-23

    Applicant: 南昌大学

    Abstract: 本发明提供一种门级电路的仿真方法、系统、存储介质及设备,方法包括:读取转译后的有向图文件;输入初始节点的ID及对所述初始节点进行赋值,根据所述初始节点的ID在所述有向图文件中进行查询以找到初始节点并将值赋给所述初始节点的输入端口以仿真给所述初始节点输入激励信号;以所述初始节点为仿真起点依序对有向图的各节点进行仿真求解及递归传播,若有向图的任一节点的仿真求解结果发生变化且所述节点为多输入节点则将所述节点调入全局仿真队列以依序等待仿真求解并在仿真求解后将仿真求解结果传递给下一个节点,直至得到最终仿真结果,本发明采用了递归传播与事件队列配合调度相结合的方式能够降低仿真时间及仿真复杂度。

    门级电路的并行仿真方法、系统、存储介质及设备

    公开(公告)号:CN114841103B

    公开(公告)日:2022-09-27

    申请号:CN202210763399.3

    申请日:2022-07-01

    Applicant: 南昌大学

    Abstract: 本发明提出一种门级电路的并行仿真方法、系统、存储介质及设备,该方法包括:对电路结构文件中各个门节点连接的网络状态及各主输入节点的输入进行赋初始值,再从电路激励文件中获取各主输入门节点的激励信号,与其初始激励信号进行对比,若发生变化,则根据因变化的激励信号引起的网络状态的变化创建新的网表事件并加入到事件队列中,再对事件队列中的所有网表事件进行并行处理,以将网表事件对应的网络的状态值赋予相关联的门节点,并将该门节点加入到门队列中进行调度,门队列中各个门节点的电路求解逻辑相同,同时并行执行,相较于串行仿真极大减少了门级仿真所需的验证周期,对两个队列进行反复处理,以确保门级仿真的有序进行。

    门级电路组件识别方法、系统、存储介质及设备

    公开(公告)号:CN115984633B

    公开(公告)日:2023-06-06

    申请号:CN202310266384.0

    申请日:2023-03-20

    Applicant: 南昌大学

    Abstract: 本发明公开了一种门级电路组件识别方法、系统、存储介质及设备,涉及数据处理技术领域,该方法包括:获取一待识别的门级电路的电路数据,将所述门级电路的门级网表转换至图数据,并为所述门级电路中每个节点赋予其对应的初始特征;将所述门级网表的图数据导入至预设的图神经网络模型中,以作为所述图神经网络模型的输入层;通过所述图神经网络模型对所述门级网表的图数据中每个节点进行分类,输出所述门级网表的图数据的分类结果;根据所述分类结果,基于所述图数据中每个节点的类别识别所述门级网表中每个节点所属的组件类别。本发明能够解决现有技术中门级电路中组件识别精度不高的技术问题。

    门级电路的并行仿真方法、系统、存储介质及设备

    公开(公告)号:CN114841103A

    公开(公告)日:2022-08-02

    申请号:CN202210763399.3

    申请日:2022-07-01

    Applicant: 南昌大学

    Abstract: 本发明提出一种门级电路的并行仿真方法、系统、存储介质及设备,该方法包括:对电路结构文件中各个门节点连接的网络状态及各主输入节点的输入进行赋初始值,再从电路激励文件中获取各主输入门节点的激励信号,与其初始激励信号进行对比,若发生变化,则根据因变化的激励信号引起的网络状态的变化创建新的网表事件并加入到事件队列中,再对事件队列中的所有网表事件进行并行处理,以将网表事件对应的网络的状态值赋予相关联的门节点,并将该门节点加入到门队列中进行调度,门队列中各个门节点的电路求解逻辑相同,同时并行执行,相较于串行仿真极大减少了门级仿真所需的验证周期,对两个队列进行反复处理,以确保门级仿真的有序进行。

    门级电路的仿真方法、系统、存储介质及设备

    公开(公告)号:CN114638184B

    公开(公告)日:2022-08-09

    申请号:CN202210559324.3

    申请日:2022-05-23

    Applicant: 南昌大学

    Abstract: 本发明提供一种门级电路的仿真方法、系统、存储介质及设备,方法包括:读取转译后的有向图文件;输入初始节点的ID及对所述初始节点进行赋值,根据所述初始节点的ID在所述有向图文件中进行查询以找到初始节点并将值赋给所述初始节点的输入端口以仿真给所述初始节点输入激励信号;以所述初始节点为仿真起点依序对有向图的各节点进行仿真求解及递归传播,若有向图的任一节点的仿真求解结果发生变化且所述节点为多输入节点则将所述节点调入全局仿真队列以依序等待仿真求解并在仿真求解后将仿真求解结果传递给下一个节点,直至得到最终仿真结果,本发明采用了递归传播与事件队列配合调度相结合的方式能够降低仿真时间及仿真复杂度。

    门级电路组件识别方法、系统、存储介质及设备

    公开(公告)号:CN115984633A

    公开(公告)日:2023-04-18

    申请号:CN202310266384.0

    申请日:2023-03-20

    Applicant: 南昌大学

    Abstract: 本发明公开了一种门级电路组件识别方法、系统、存储介质及设备,涉及数据处理技术领域,该方法包括:获取一待识别的门级电路的电路数据,将所述门级电路的门级网表转换至图数据,并为所述门级电路中每个节点赋予其对应的初始特征;将所述门级网表的图数据导入至预设的图神经网络模型中,以作为所述图神经网络模型的输入层;通过所述图神经网络模型对所述门级网表的图数据中每个节点进行分类,输出所述门级网表的图数据的分类结果;根据所述分类结果,基于所述图数据中每个节点的类别识别所述门级网表中每个节点所属的组件类别。本发明能够解决现有技术中门级电路中组件识别精度不高的技术问题。

    门级电路的转译方法、系统、存储介质及设备

    公开(公告)号:CN114492264B

    公开(公告)日:2022-06-24

    申请号:CN202210328393.3

    申请日:2022-03-31

    Applicant: 南昌大学

    Abstract: 本发明提供一种门级电路的转译方法、系统、存储介质及设备,方法包括:根据目标门级网表文件与工艺库文件生成VVP文件;从命令行输入VVP文件名及目标门级网表文件的顶层模块名将顶层模块名设置为全局变量;根据全局变量及各逻辑关键字的索引对VVP文件进行解析并提取各节点的门级关键信息;根据与各逻辑关键字对应的重定义规则对各节点的门级关键信息进行门级语义的重定义以得到重定义后的各节点的门级关键信息;对重定义后的各节点的门级关键信息以预设通用格式进行转译以得到有向图文件,得到的有向图文件不仅与门级电路在拓扑结构及电路语义上等价,还能便于二次开发。

    门级电路的转译方法、系统、存储介质及设备

    公开(公告)号:CN114492264A

    公开(公告)日:2022-05-13

    申请号:CN202210328393.3

    申请日:2022-03-31

    Applicant: 南昌大学

    Abstract: 本发明提供一种门级电路的转译方法、系统、存储介质及设备,方法包括:根据目标门级网表文件与工艺库文件生成VVP文件;从命令行输入VVP文件名及目标门级网表文件的顶层模块名将顶层模块名设置为全局变量;根据全局变量及各逻辑关键字的索引对VVP文件进行解析并提取各节点的门级关键信息;根据与各逻辑关键字对应的重定义规则对各节点的门级关键信息进行门级语义的重定义以得到重定义后的各节点的门级关键信息;对重定义后的各节点的门级关键信息以预设通用格式进行转译以得到有向图文件,得到的有向图文件不仅与门级电路在拓扑结构及电路语义上等价,还能便于二次开发。

Patent Agency Ranking