公开(公告)号：CN113507281B

公开(公告)日：2023-08-04

申请号：CN202110806166.2

申请日：2021-07-16

Applicant: 南方科技大学

Inventor： 潘权 ,  詹东深 ,  虞新旦 ,  王磊明 ,  毛振江 ,  肖文博 ,  于洪宇

IPC: H03K3/0234 ,  H03K3/013

Abstract: 本发明实施例公开了一种环形振荡器。该环形振荡器包括：总输入端、总接地端、第一延迟模块和第二延迟模块；总输入端用于接收控制振荡频率的控制信号，第一延迟模块的第一控制信号输入端和第二延迟模块的第二控制信号输入端均与总输入端连接；第一延迟模块的第一接地端和第二延迟模块的第二接地端均与总接地端连接；第一延迟模块的第一振荡信号输出端和第二振荡信号输出端分别连接至第二延迟模块的第三振荡信号输入端和第四振荡信号输入端，第二延迟模块的第三振荡信号输出端和第四振荡信号输出端分别连接至第一延迟模块的第二振荡信号输入端和第一振荡信号输入端。通过向第一延迟模块和第二延迟模块注入脉冲信号，实现了对输出相位的重置。

公开(公告)号：CN113507281A

公开(公告)日：2021-10-15

申请号：CN202110806166.2

申请日：2021-07-16

Applicant: 南方科技大学

Inventor： 潘权 ,  詹东深 ,  虞新旦 ,  王磊明 ,  毛振江 ,  肖文博 ,  于洪宇

IPC: H03K3/0234 ,  H03K3/013

Abstract: 本发明实施例公开了一种环形振荡器。该环形振荡器包括：总输入端、总接地端、第一延迟模块和第二延迟模块；总输入端用于接收控制振荡频率的控制信号，第一延迟模块的第一控制信号输入端和第二延迟模块的第二控制信号输入端均与总输入端连接；第一延迟模块的第一接地端和第二延迟模块的第二接地端均与总接地端连接；第一延迟模块的第一振荡信号输出端和第二振荡信号输出端分别连接至第二延迟模块的第三振荡信号输入端和第四振荡信号输入端，第二延迟模块的第三振荡信号输出端和第四振荡信号输出端分别连接至第一延迟模块的第二振荡信号输入端和第一振荡信号输入端。通过向第一延迟模块和第二延迟模块注入脉冲信号，实现了对输出相位的重置。

公开(公告)号：CN115001486A

公开(公告)日：2022-09-02

申请号：CN202110224295.0

申请日：2021-03-01

Applicant: 中兴通讯股份有限公司 ,  南方科技大学

Inventor： 潘权 ,  肖文博 ,  黄奇伟 ,  杨君怡 ,  丁学伟 ,  郝颖丽

IPC: H03L7/18

Abstract: 本发明公开了一种时钟数据恢复电路及时钟数据恢复方法，时钟数据恢复电路包括时间延迟环路、频率锁定环路和解串器，所述时间延迟环路用于根据时钟信号的相位将输入数据进行延时以实现相位对齐；所述频率锁定环路与所述时间延迟环路连接，用于根据延时后的输入数据调整时钟信号的频率，以使时钟信号的频率与输入数据的频率一致；所述解串器分别连接所述时间延迟环路和所述频率锁定环路，用于根据时钟信号对输入数据进行解串。通过本实施例提供的方案，可以避免在整个电路系统中引入相位积分因素，能够获得一个只有单个极点的绝对稳定系统，能够简化电路结构。