公开(公告)号：CN109358484A

公开(公告)日：2019-02-19

申请号：CN201811122886.1

申请日：2018-09-26

Applicant: 南京邮电大学

Inventor： 王子轩 ,  徐浩 ,  丁浩 ,  田子琛 ,  韩宇辉

IPC: G04F10/00

CPC classification number: G04F10/005

Abstract: 本发明的一种基于门限缓冲器的时间数字转换器，包括N个a链延时单元及b链延时单元、编码器、第一及第二反相器；测量周期信号输入端LP端口与a链第一延迟单元的IN端口、b链第一延迟单元的IN端口、第一反相器INV1的输入端及第二反相器的输入端相连接；测量信号输入端EN端口与每个a链延时单元及b链延时单元的使能控制端EN端口相连接；第一反相器的输出端与每个a链延时单元的清零端rst端口相连接；第二反相器的输出端与每个b链延时单元的清零端rst端口相连接。本发明通过门限缓冲器测量时间，从而在测量间断的、分散的时间量时能够实现累和测量，减少量化误差，同时选取双链中量化误差较小的测量值来提高分辨率。

公开(公告)号：CN109358484B

公开(公告)日：2020-10-02

申请号：CN201811122886.1

申请日：2018-09-26

Applicant: 南京邮电大学

Inventor： 王子轩 ,  徐浩 ,  丁浩 ,  田子琛 ,  韩宇辉

IPC: G04F10/00

Abstract: 本发明的一种基于门限缓冲器的时间数字转换器，包括N个a链延时单元及b链延时单元、编码器、第一及第二反相器；测量周期信号输入端LP端口与a链第一延迟单元的IN端口、b链第一延迟单元的IN端口、第一反相器INV1的输入端及第二反相器的输入端相连接；测量信号输入端EN端口与每个a链延时单元及b链延时单元的使能控制端EN端口相连接；第一反相器的输出端与每个a链延时单元的清零端rst端口相连接；第二反相器的输出端与每个b链延时单元的清零端rst端口相连接。本发明通过门限缓冲器测量时间，从而在测量间断的、分散的时间量时能够实现累和测量，减少量化误差，同时选取双链中量化误差较小的测量值来提高分辨率。