一种四路Buffer可变增益混频器设计

    公开(公告)号:CN119401951A

    公开(公告)日:2025-02-07

    申请号:CN202411404308.2

    申请日:2024-10-09

    Abstract: 本发明提供一种四路Buffer可变增益混频器设计,包括:双平衡Gilbert混频器、级间第一耦合变压器、可变增益缓冲器、级间第二耦合变压器、I/Q正交无源混频器和TIA滤波器;双平衡Gilbert混频器、级间第一耦合变压器、可变增益缓冲器、级间第二耦合变压器、I/Q正交无源混频器和TIA滤波器依次电性相连;双平衡Gilbert混频器用于接收差分信号并与双平衡Gilbert混频器的本振信号源进行混频实现第一次下变频输出差频信号;所述可变增益缓冲器用于实现不同增益的放大处理;所述I/Q正交无源混频器用于将I路和Q路信号分别与本振信号进行混频实现第二次下变频输出差频信号;TIA滤波器用于对输入的差频信号进行滤波处理后输出中频信号。该混频器可以实现增益可调,并且线性度和噪声性能都较好。

    集成TDC的双精度相位调节亚采样锁相环

    公开(公告)号:CN119010892A

    公开(公告)日:2024-11-22

    申请号:CN202411073495.0

    申请日:2024-08-06

    Abstract: 本申请涉及一种集成TDC的双精度相位调节亚采样锁相环,所述锁相环包括辅助频率锁定环路、亚采样锁相环路及TDC相位处理模块,其中,亚采样锁相环路包括依次相连的亚采样鉴相器、亚采样电荷泵、环路滤波器以及压控振荡器;辅助频率锁定环路包括带死区鉴相器和电荷泵,TDC相位处理模块包括两个m_bit串行寄存器、低精度延时链和高精度延时链模块,减小环路相位对齐所需的时间;本发明利用TDC测量反馈时钟和参考时钟之间的相位差,并根据这些测量结果通过低精度和高精度双路延时链减小相差,实现快速而精确的锁定。

    一种COT架构高精度输出误差校正电路

    公开(公告)号:CN118939056A

    公开(公告)日:2024-11-12

    申请号:CN202410988885.4

    申请日:2024-07-23

    Abstract: 本发明公开了一种COT架构高精度输出误差校正电路,涉及集成电路技术领域,通过合适的纹波补偿网络增强反馈电压的纹波,当负载变化导致输出电压波动时,工作于不同占空比下的补偿纹波峰峰值不同,采用亚阈值设计的误差校正电路可以实时检测输出电压,快速响应生成自适应调节的误差电压,在求和比较器中误差电压通过动态校正基准电压,消除纹波补偿引起的反馈电压与参考电压之间的误差,从而在宽输入宽负载条件下提高系统工作稳定性,实现高精度输出电压和快速瞬态响应。

Patent Agency Ranking