公开(公告)号：CN110414158A

公开(公告)日：2019-11-05

申请号：CN201910705941.8

申请日：2019-07-31

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  张琦 ,  孟媛 ,  孙海燕 ,  王子轩 ,  徐彬彬 ,  郭宇锋

IPC: G06F17/50

Abstract: 本发明提供一种叠层芯片热性能优化方法，所述优化方法步骤为步骤一：根据芯片各个组件的初始尺寸和相应的材料仿真获得芯片的初始结温值；步骤二：选取影响结温的七种因素，并确定合适的正交表；步骤三：采用正交表的极差分析得到影响趋势图，观察图中各个因素在不同取值情况下的变化范围从而得到影响结温的主要因素以及各个因素的最优值；步骤四：将各个因素的最优值组合后仿真获得最优结温，将最优结温与之前的初始结温作比较，发现结温有明显下降，芯片热性能得到优化。采用所述优化方法后，最终结温的优化值比初始结温值降低8.38%。

公开(公告)号：CN112487754A

公开(公告)日：2021-03-12

申请号：CN202011429555.X

申请日：2020-12-09

Applicant: 南京邮电大学

Inventor： 孟媛 ,  蔡志匡 ,  刘璐 ,  王子轩 ,  郭宇锋

IPC: G06F30/398 ,  G06F119/02

Abstract: 本发明公开了一种倒装芯片的电迁移可靠性有限元分析方法，通过对倒装芯片进行建模、网格划分并添加边界条件，进行电热耦合分析和结构分析，模拟不同的电流大小、材料种类以及铜迹线的结构对温度分布、电流密度分布、焦耳热分布以及应力分布进行分析，将仿真结果代入布莱克方程得到结构的平均失效时间，能够准确得到热点位置和易发生失效的位置，能更直观的发现电迁移失效寿命的影响因素和规律，为后续提高可靠性的方案提供了改进方向。