公开(公告)号：CN119317163A

公开(公告)日：2025-01-14

申请号：CN202411391151.4

申请日：2024-09-30

Applicant: 南京大学

Inventor： 杜力 ,  林烨 ,  蒋安颖 ,  杜源

IPC: H10D30/69 ,  H10D64/00 ,  H10D64/27 ,  H10D64/68 ,  H01L23/12

Abstract: 本申请提供一种可编程CTT结构及阈值电压快速稳定方法，所述可编程CTT结构包括封装基板；漏极和源极，所述漏极和源极分别内置在所述封装基板相同一侧的两端；衬底，所述衬底设置在所述封装基板远离所述漏极的一侧；高介电常数绝缘层，所述高介电常数绝缘层设置在所述封装基板远离所述衬底的一侧，所述高介电常数绝缘层与所述封装基板相连部位位于漏极和所述源极之间；栅极，所述栅极设置在所述高介电常数绝缘层远离所述封装基板的一侧。本申请通过上述结构及方法解决了现有CTT的阈值电压稳定方案所需时间较长的问题。

公开(公告)号：CN119252312A

公开(公告)日：2025-01-03

申请号：CN202411407024.9

申请日：2024-10-10

Applicant: 南京大学

Inventor： 杜力 ,  林烨 ,  蒋安颖 ,  杜源

IPC: G11C16/34 ,  G11C16/26

Abstract: 本申请提供一种基于可编程CTT的存储器读出电路失调消除系统，所述系统包括可编程CTT、存储器读出电路和时间‑数字转换器；所述可编程CTT设置在所述存储器读出电路中，所述时间‑数字转换器与所述存储器读出电路连接；所述时间‑数字转换器被配置为获取所述存储器读出电路的读出数据，并根据所述读出数据判断所述存储器读出电路是否失调，生成判断结果；所述存储器读出电路被配置为输出所述读出数据；根据所述判断结果判断是否对所述可编程CTT进行编程。本申请通过上述系统解决了现有读出电路失调消除技术的应用局限性问题。

公开(公告)号：CN119252301B

公开(公告)日：2025-04-01

申请号：CN202411782774.4

申请日：2024-12-06

Applicant: 南京大学

Inventor： 杜力 ,  蒋安颖 ,  林烨 ,  杜源

IPC: G11C11/417 ,  G11C7/18 ,  G11C8/14

Abstract: 本申请涉及存储器领域，提供一种基于电荷俘获编程方法的原位存储NVSRAM单元，SRAM存储单元包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；第一PMOS晶体管的栅极接第一NMOS晶体管的源极；第二PMOS晶体管的栅极接第二NMOS晶体管的源极；第一NMOS晶体管的漏极通过第三NMOS晶体管接第一位线；第二NMOS晶体管的漏极通过第四NMOS晶体管接第二位线；第一PMOS晶体管的漏极接第一非易失性晶体管的源极；第二PMOS晶体管的漏极接第二非易失性晶体管的源极，解决非易失性存储器与CMOS节点及操作电压不兼容的问题。

公开(公告)号：CN119252301A

公开(公告)日：2025-01-03

申请号：CN202411782774.4

申请日：2024-12-06

Applicant: 南京大学

Inventor： 杜力 ,  蒋安颖 ,  林烨 ,  杜源

IPC: G11C11/417 ,  G11C7/18 ,  G11C8/14

Abstract: 本申请涉及存储器领域，提供一种基于电荷俘获编程方法的原位存储NVSRAM单元，SRAM存储单元包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管；第一PMOS晶体管的栅极接第一NMOS晶体管的源极；第二PMOS晶体管的栅极接第二NMOS晶体管的源极；第一NMOS晶体管的漏极通过第三NMOS晶体管接第一位线；第二NMOS晶体管的漏极通过第四NMOS晶体管接第二位线；第一PMOS晶体管的漏极接第一非易失性晶体管的源极；第二PMOS晶体管的漏极接第二非易失性晶体管的源极，解决非易失性存储器与CMOS节点及操作电压不兼容的问题。