-
公开(公告)号:CN111697964B
公开(公告)日:2021-07-09
申请号:CN202010596101.5
申请日:2020-06-28
Applicant: 南京大学
IPC: H03K19/17704
Abstract: 本发明公开了基于可调同质结场效应器件的单元电路以及多功能逻辑电路,对应的设计方案包括四步:可调同质结器件的结构搭建、可调同质结器件的多功能电学操作实现、基本逻辑单元电路的设计以及级联单元逻辑电路实现复杂逻辑功能;本发明首先设计了基于双极性场效应特性材料的可调同质结器件;然后在该器件中引入源漏电压的极性作为额外的控制信号,进一步,通过对三个可重构逻辑单元进行级联,设计出了具有执行全加器和减法器逻辑功能的多功能逻辑电路,本发明所设计的逻辑单元电路具有执行可重构逻辑功能的能力。利用级联单元电路构建的逻辑电路不仅能够同时执行全加器和减法器等逻辑功能,而且所需要的晶体管资源和所占面积相比于传统CMOS技术得到极大地减少。
-
公开(公告)号:CN114743572A
公开(公告)日:2022-07-12
申请号:CN202210392734.3
申请日:2022-04-15
Applicant: 南京大学
Abstract: 本发明公开了基于2D1R单元结构的忆阻器阵列集成结构,包括m*n个2D1R单元结构,组成m行n列的忆阻器阵列,将每个2D1R单元结构分别记为Uij;所述2D1R单元结构包括忆阻器R、二极管D1、二极管D2,二极管D1正极和二极管D2负极相连,忆阻器R负极和两个二极管的连接节点相连;所述忆阻器R的正极连接电压信号输入总线,二极管D1负极连接正电流信号输出总线,二极管D2正极连接负电流信号输出总线。本发明的技术方案能够实现高密度集成,低功耗操作,能够有效解决阵列中单元结构间电流串扰问题。
-
公开(公告)号:CN111709521A
公开(公告)日:2020-09-25
申请号:CN202010596185.2
申请日:2020-06-28
Applicant: 南京大学
Abstract: 本发明公开了一种基于可调同质结场效应器件的人工突触电路及该电路功能的实现方法,所述电路包括第一可调同质结场效应器件M1、第二可调同质结场效应器件M2、第三可调同质结场效应器件M3以及电容元件C,其中,可调同质结场效应器件在栅极电压的调控下可以表现出NN结,PP结,PN结和NP结所具有的电学特性,电路中器件M2和器件M3的导通状态由仿突触前脉冲和仿突触后脉冲的共同作用决定;相比于传统MOS电路方案展示脉冲时间依赖可塑性和脉冲对突触权重连续调节的神经突触功能的电路结构,本方案中的电路所需的器件数目得到极大地减少,并且表现出了可重构功能的特点,在构建面向未来神经形态应用的低功耗高密度集成仿生芯片方面展现出很大的优势。
-
公开(公告)号:CN111709521B
公开(公告)日:2021-07-09
申请号:CN202010596185.2
申请日:2020-06-28
Applicant: 南京大学
Abstract: 本发明公开了一种基于可调同质结场效应器件的人工突触电路及该电路功能的实现方法,所述电路包括第一可调同质结场效应器件M1、第二可调同质结场效应器件M2、第三可调同质结场效应器件M3以及电容元件C,其中,可调同质结场效应器件在栅极电压的调控下可以表现出NN结,PP结,PN结和NP结所具有的电学特性,电路中器件M2和器件M3的导通状态由仿突触前脉冲和仿突触后脉冲的共同作用决定;相比于传统MOS电路方案展示脉冲时间依赖可塑性和脉冲对突触权重连续调节的神经突触功能的电路结构,本方案中的电路所需的器件数目得到极大地减少,并且表现出了可重构功能的特点,在构建面向未来神经形态应用的低功耗高密度集成仿生芯片方面展现出很大的优势。
-
公开(公告)号:CN111697964A
公开(公告)日:2020-09-22
申请号:CN202010596101.5
申请日:2020-06-28
Applicant: 南京大学
IPC: H03K19/17704
Abstract: 本发明公开了基于可调同质结场效应器件的单元电路以及多功能逻辑电路,对应的设计方案包括四步:可调同质结器件的结构搭建、可调同质结器件的多功能电学操作实现、基本逻辑单元电路的设计以及级联单元逻辑电路实现复杂逻辑功能;本发明首先设计了基于双极性场效应特性材料的可调同质结器件;然后在该器件中引入源漏电压的极性作为额外的控制信号,进一步,通过对三个可重构逻辑单元进行级联,设计出了具有执行全加器和减法器逻辑功能的多功能逻辑电路,本发明所设计的逻辑单元电路具有执行可重构逻辑功能的能力。利用级联单元电路构建的逻辑电路不仅能够同时执行全加器和减法器等逻辑功能,而且所需要的晶体管资源和所占面积相比于传统CMOS技术得到极大地减少。
-
-
-
-