-
公开(公告)号：CN113615088A
公开(公告)日：2021-11-05
申请号：CN201980094534.6
申请日：2019-03-26
Applicant: 华为技术有限公司
Inventor： 白玉晶
IPC: H03K19/00
Abstract: 本申请实施例公开了一种跨时钟域同步电路，本申请跨时钟域同步电路包括时钟域通道电路、写地址产生电路、读地址产生电路和数据缓存电路，写地址产生电路用于根据写使能信号得到写地址，写地址用于控制数据缓存电路接收输入数据，输入数据处于写时钟域；时钟域通道电路用于对写使能信号进行采样以得到多个采样结果，并根据时钟相位差从多个采样结果中选择一个采样结果作为读使能信号，时钟相位差为处于写时钟域的写时钟信号和处于读时钟域的读时钟信号的相位差；读地址产生电路用于根据读使能信号得到读地址，读地址用于控制数据缓存电路产生输出数据，输出数据处于读时钟域；数据缓存电路用于根据写地址和读地址，将输入数据缓存并产生输出数据。
-
公开(公告)号：CN112840593B
公开(公告)日：2022-05-13
申请号：CN201880098604.0
申请日：2018-12-21
Applicant: 华为技术有限公司
IPC: H04L7/00
Abstract: 一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括滤抖电路和同步电路，其中滤抖电路用于将输入数据恢复出的时钟进行滤抖，调整滤抖后的时钟相位，并作为输出数据时钟输出至同步电路；该同步电路用于根据上述输入数据时钟和输出数据时钟，对上述输入数据进行跨时钟域同步。通过对输入数据时钟进行滤抖和相位对齐，使得该输入数据时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。
-
公开(公告)号：CN112840593A
公开(公告)日：2021-05-25
申请号：CN201880098604.0
申请日：2018-12-21
Applicant: 华为技术有限公司
IPC: H04L7/00
Abstract: 一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括滤抖电路和同步电路，其中滤抖电路用于将输入数据恢复出的时钟进行滤抖，调整滤抖后的时钟相位，并作为输出数据时钟输出至同步电路；该同步电路用于根据上述输入数据时钟和输出数据时钟，对上述输入数据进行跨时钟域同步。通过对输入数据时钟进行滤抖和相位对齐，使得该输入数据时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。
-
Patent Agency Ranking
公开(公告)号：CN113615088B
公开(公告)日：2023-07-14
申请号：CN201980094534.6
申请日：2019-03-26
Applicant: 华为技术有限公司
Inventor： 白玉晶
IPC: H03K19/00
Abstract: 本申请实施例公开了一种跨时钟域同步电路，本申请跨时钟域同步电路包括时钟域通道电路、写地址产生电路、读地址产生电路和数据缓存电路，写地址产生电路用于根据写使能信号得到写地址，写地址用于控制数据缓存电路接收输入数据，输入数据处于写时钟域；时钟域通道电路用于对写使能信号进行采样以得到多个采样结果，并根据时钟相位差从多个采样结果中选择一个采样结果作为读使能信号，时钟相位差为处于写时钟域的写时钟信号和处于读时钟域的读时钟信号的相位差；读地址产生电路用于根据读使能信号得到读地址，读地址用于控制数据缓存电路产生输出数据，输出数据处于读时钟域；数据缓存电路用于根据写地址和读地址，将输入数据缓存并产生输出数据。
-
公开(公告)号：CN112840571A
公开(公告)日：2021-05-25
申请号：CN201880098603.6
申请日：2018-12-29
Applicant: 华为技术有限公司
IPC: H03L7/181
Abstract: 一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括相位对齐电路(330)和同步电路(340)，其中相位对齐电路(330)用于根据输入数据恢复出的、包含输入数据时钟的相位变化信息的控制信号来调整来自本地的工作时钟的相位，使得该工作时钟与输入数据时钟相位对齐，并将上述输入数据时钟和工作时钟作为同步电路的时钟以同步上述输入数据。以输入数据时钟恢复出的控制信号来调整本地的工作时钟的相位，使得输入数据时钟和调整后的工作时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。
-
公开(公告)号：CN101778043A
公开(公告)日：2010-07-14
申请号：CN201010001642.5
申请日：2010-01-19
Applicant: 华为技术有限公司
IPC: H04L12/56
Abstract: 本发明实施例提供了一种基于令牌桶算法的填充速率区间的划分方法和装置，该方法包括：得到在填充速率区间中当前令牌桶内令牌数为最小值时对应的小数位数据位宽M，以及令牌数为最大值时对应的整数位数据位宽N，M和N为正整数；选取所述数据位宽M和数据位宽N中较大的数据位宽；根据所述较大的数据位宽将所述填充速率区间划分成多个子区间，所述子区间中令牌桶内的令牌数对应的数据位宽为所述较大的数据位宽。本发明实施例通过对填充速率区间划分成若干子区间，使得在网络设备的包处理时间间隔较小，而填充速率范围较大时，只需要较小数据位宽的Memory即可实现流量控制的要求，减少了流量控制具体实现的电路资源，从而大幅降低了成本。
-
公开(公告)号：CN112840571B
公开(公告)日：2024-04-23
申请号：CN201880098603.6
申请日：2018-12-29
Applicant: 华为技术有限公司
IPC: H03L7/181
Abstract: 一种跨时钟域处理电路，用于以较低的延时实现数据在异步时钟域之间的处理。该跨时钟域处理电路包括相位对齐电路(330)和同步电路(340)，其中相位对齐电路(330)用于根据输入数据恢复出的、包含输入数据时钟的相位变化信息的控制信号来调整来自本地的工作时钟的相位，使得该工作时钟与输入数据时钟相位对齐，并将上述输入数据时钟和工作时钟作为同步电路的时钟以同步上述输入数据。以输入数据时钟恢复出的控制信号来调整本地的工作时钟的相位，使得输入数据时钟和调整后的工作时钟可以以较低的延迟同步输入数据，使得数据经过跨时钟域处理电路的时延变小。
-
公开(公告)号：CN101778043B
公开(公告)日：2012-07-25
申请号：CN201010001642.5
申请日：2010-01-19
Applicant: 华为技术有限公司
IPC: H04L12/56
Abstract: 本发明实施例提供了一种基于令牌桶算法的填充速率区间的划分方法和装置，该方法包括：得到在填充速率区间中当前令牌桶内令牌数为最小值时对应的小数位数据位宽M，以及令牌数为最大值时对应的整数位数据位宽N，M和N为正整数；选取所述数据位宽M和数据位宽N中较大的数据位宽；根据所述较大的数据位宽将所述填充速率区间划分成多个子区间，所述子区间中令牌桶内的令牌数对应的数据位宽为所述较大的数据位宽。本发明实施例通过对填充速率区间划分成若干子区间，使得在网络设备的包处理时间间隔较小，而填充速率范围较大时，只需要较小数据位宽的Memory即可实现流量控制的要求，减少了流量控制具体实现的电路资源，从而大幅降低了成本。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.031 seconds)
