-
公开(公告)号：CN103763204A
公开(公告)日：2014-04-30
申请号：CN201310752411.1
申请日：2013-12-31
Applicant: 华为技术有限公司
IPC: H04L12/801 , H04L12/811
Abstract: 本发明提供了一种流量控制方法及装置，其中一种流量控制方法，应用于与网络处理器关联的流控模块中，包括：获取与网络处理器相连的对端网络设备发送的第一通道化流控报文中的第一流控时间；响应第一流控时间，生成携带有第一流控时间的第一反压指示以指示内部通道反压；发送第一反压指示以控制网络处理器停止发送报文至第一虚拟通道，即控制第一虚拟通道停止发送报文，从而当某条虚拟通道反压时可以直接对反压的虚拟通道进行流量控制，使得网络处理器的MAC端口可以工作在通道化工作模式下。进一步实现在网络处理器的端口侧对多个工作在不同模式的MAC端口进行报文汇聚和分发时控制虚拟通道中的流量。
-
公开(公告)号：CN103746940A
公开(公告)日：2014-04-23
申请号：CN201310746676.0
申请日：2013-12-30
Applicant: 华为技术有限公司
IPC: H04L12/879 , H04L12/747
Abstract: 本发明实施例公开了一种网络设备，包括：环状缓存，写指针寄存器，第一加法器，读指针寄存器，第二加法器，由于在网络设备中采用环状缓存保存写指针寄存器写入的报文段，读指针寄存器保存起始读地址，写指针寄存器保存起始写地址，加法器根据读或写指针寄存器读或写出的报文段的组数量更新起始读或写地址，因此，可以根据读指针寄存器以及写指针寄存器所保存的起始地址找到正确的写入位置以及读出位置，无需在缓存中移动报文段去确保正确的读/写位置，实现了网络设备在解包输出报文时无需进行数据移动操作，提高效率的目的。另外，本发明实施例还公开了一种解包输出报文的方法。
-
公开(公告)号：CN116670639A
公开(公告)日：2023-08-29
申请号：CN202180088003.3
申请日：2021-03-18
Applicant: 华为技术有限公司
IPC: G06F7/24
Abstract: 本申请提供一种处理器、排序方法及电子设备，能够减少排序过程中使用的指令数量，以提高排序效率。该处理器包括：指令存储电路、控制电路和排序电路。控制电路，用于从指令存储电路读取第一指令，并向排序电路发送经解码的第一指令。排序电路，用于响应经解码的第一指令，根据存储地址读取M个第一序列，以及若M个第一序列均为有序序列，则输出一个长度为M*N的有序序列，或者，若M个第一序列中存在无序序列，则输出M个长度为N的有序序列。这样，处理器中的排序电路可以响应经解码的第一指令，对多个序列排序。换句话说，处理器执行1条第一指令即可对多个序列排序，可以避免执行大量重复指令，减少排序指令的数量和执行时间，提高排序效率。
-
公开(公告)号：CN104601471A
公开(公告)日：2015-05-06
申请号：CN201510054368.0
申请日：2015-02-02
Applicant: 华为技术有限公司
IPC: H04L12/741
CPC classification number: H04L12/413 , G06F17/30495 , H04L12/18 , H04L12/28 , H04L12/46 , H04L45/00 , H04L45/02 , H04L45/16
Abstract: 本发明实施例提供一种转发信息表的读写方法及网络处理器，涉及通信技术领域，能够解决现有技术中发送到Cache的命令不能顺序返回响应，使得非叶子节点和对应的叶子节点不能同步修改而导致的路由查找出错的问题。具体方案为：网络处理器接收用于修改AD的写AD请求，和用于修改AD对应的Key的写Key请求，在写AD请求和写Key请求经过缓存器之前，当待读写的任一节点区包括Key时，将写AD请求中的row地址变换为与Key所在的节点块的row地址相同的同一row地址，当待读写的任一节点区不包括Key时，将写AD请求中的row地址和写Key请求中的row地址变换为任一节点区中的同一row地址，进而根据同一row地址读写任一节点区。本发明实施例用于读写转发信息表。
-
Patent Agency Ranking
公开(公告)号：CN111819552B
公开(公告)日：2024-08-02
申请号：CN201880091018.3
申请日：2018-06-20
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种访问控制列表的管理方法及装置，涉及数据处理技术领域，该方法包括：获取压缩节点层的数量N，压缩节点层是由访问控制列表ACL对应的搜索树上的层所形成的，且压缩节点层包括至少一个压缩节点，N为大于或等于1的整数；将N个压缩节点层存储在M块SRAM中，M为大于0且小于N的整数，M块SRAM中的每块SRAM中存储有N个压缩节点层中的至少一个压缩节点层。也即，本申请实施例中，多个压缩节点层可以共享一块SRAM，有效的避免了每块SRAM中仅存储一个压缩节点层所造成的存储空间浪费的问题，提高了SRAM的存储空间的利用率。
-
公开(公告)号：CN103746940B
公开(公告)日：2018-03-06
申请号：CN201310746676.0
申请日：2013-12-30
Applicant: 华为技术有限公司
IPC: H04L12/879 , H04L12/747
Abstract: 本发明实施例公开了一种网络设备，包括：环状缓存，写指针寄存器，第一加法器，读指针寄存器，第二加法器，由于在网络设备中采用环状缓存保存写指针寄存器写入的报文段，读指针寄存器保存起始读地址，写指针寄存器保存起始写地址，加法器根据读或写指针寄存器读或写出的报文段的组数量更新起始读或写地址，因此，可以根据读指针寄存器以及写指针寄存器所保存的起始地址找到正确的写入位置以及读出位置，无需在缓存中移动报文段去确保正确的读/写位置，实现了网络设备在解包输出报文时无需进行数据移动操作，提高效率的目的。另外，本发明实施例还公开了一种解包输出报文的方法。
-
公开(公告)号：CN111819552A
公开(公告)日：2020-10-23
申请号：CN201880091018.3
申请日：2018-06-20
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种访问控制列表的管理方法及装置，涉及数据处理技术领域，该方法包括：获取压缩节点层的数量N，压缩节点层是由访问控制列表ACL对应的搜索树上的层所形成的，且压缩节点层包括至少一个压缩节点，N为大于或等于1的整数；将N个压缩节点层存储在M块SRAM中，M为大于0且小于N的整数，M块SRAM中的每块SRAM中存储有N个压缩节点层中的至少一个压缩节点层。也即，本申请实施例中，多个压缩节点层可以共享一块SRAM，有效的避免了每块SRAM中仅存储一个压缩节点层所造成的存储空间浪费的问题，提高了SRAM的存储空间的利用率。
-
公开(公告)号：CN104601471B
公开(公告)日：2017-12-01
申请号：CN201510054368.0
申请日：2015-02-02
Applicant: 华为技术有限公司
IPC: H04L12/741
CPC classification number: H04L12/413 , G06F17/30495 , H04L12/18 , H04L12/28 , H04L12/46 , H04L45/00 , H04L45/02 , H04L45/16
Abstract: 本发明实施例提供一种转发信息表的读写方法及网络处理器，涉及通信技术领域，能够解决现有技术中发送到Cache的命令不能顺序返回响应，使得非叶子节点和对应的叶子节点不能同步修改而导致的路由查找出错的问题。具体方案为：网络处理器接收用于修改AD的写AD请求，和用于修改AD对应的Key的写Key请求，在写AD请求和写Key请求经过缓存器之前，当待读写的任一节点区包括Key时，将写AD请求中的row地址变换为与Key所在的节点块的row地址相同的同一row地址，当待读写的任一节点区不包括Key时，将写AD请求中的row地址和写Key请求中的row地址变换为任一节点区中的同一row地址，进而根据同一row地址读写任一节点区。本发明实施例用于读写转发信息表。
-
公开(公告)号：CN103763204B
公开(公告)日：2017-03-08
申请号：CN201310752411.1
申请日：2013-12-31
Applicant: 华为技术有限公司
IPC: H04L12/801 , H04L12/811
Abstract: 本发明提供了一种流量控制方法及装置，其中一种流量控制方法，应用于与网络处理器关联的流控模块中，包括：获取与网络处理器相连的对端网络设备发送的第一通道化流控报文中的第一流控时间；响应第一流控时间，生成携带有第一流控时间的第一反压指示以指示内部通道反压；发送第一反压指示以控制网络处理器停止发送报文至第一虚拟通道，即控制第一虚拟通道停止发送报文，从而当某条虚拟通道反压时可以直接对反压的虚拟通道进行流量控制，使得网络处理器的MAC端口可以工作在通道化工作模式下。进一步实现在网络处理器的端口侧对多个工作在不同模式的MAC端口进行报文汇聚和分发时控制虚拟通道中的流量。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.031 seconds)
