-
公开(公告)号：CN100484047C
公开(公告)日：2009-04-29
申请号：CN200510066292.X
申请日：2005-04-26
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种信息缓存系统，包括一级缓存单元和二级缓存单元，该系统工作原理是：首先，将外部信息源产生的数据信息存入一级缓存单元中；当一级缓存单元存完一个存储周期的数据信息时，判断二级缓存单元是否可写，如果是，则将一级缓存单元存储的数据信息写入二级缓存单元，且待二级缓存单元写满后，将二级缓存单元置位为可读状态，继续在一级缓存单元中写入新的信息；否则，直接在一级缓存单元中写入新信息，并刷新已存储的信息；在信息读取过程中，判断二级缓存单元是否可读，如果是，则从二级缓存单元读取数据信息，且在读取完数据信息后，将二级缓存单元置位为可写状态；否则，等待下一个信息读取循环。本发明还公开了一种信息缓存方法。
-
公开(公告)号：CN100407869C
公开(公告)日：2008-07-30
申请号：CN200510079789.5
申请日：2005-06-28
Applicant: 华为技术有限公司
IPC: H04Q7/38
Abstract: 本发明公开了一种实现IPDL的装置，至少包括根据空闲周期指示信号在小区合路数据信号中插入空闲周期的IPDL插入模块，该装置进一步包括随机数产生模块和IPDL计算模块，其中所述随机数产生模块，用于根据所述IPDL计算模块发送来的随机数种子，计算出随机数，并将所述随机数返回给IPDL计算模块；所述IPDL计算模块，用于根据系统配置的IPDL参数以及所述随机数产生模块返回的随机数，计算空闲周期的位置，并在空闲周期内向所述IPDL插入模块输出空闲周期指示信号。本发明提高了计算IPDL位置的速度，减少了下行调制芯片的处理延迟，提高了下行调制芯片处理的实时性，本发明还简化了系统的架构。
-
公开(公告)号：CN101227689A
公开(公告)日：2008-07-23
申请号：CN200810006008.3
申请日：2008-01-18
Applicant: 华为技术有限公司
Abstract: 本发明涉及一种信息上报方法及装置，其中方法包括：根据写入信息的写指针和读取信息的读指针，设置先进先出存储器的第一状态标志位；当所述先进先出存储器的第一状态标志位为非空时，发送请求读取信息的中断请求；根据所述中断请求，读取信息。装置包括：第一设置模块，用于根据写入信息的写指针和读取信息的读指针，设置先进先出存储器的第一状态标志位；发送模块，用于当所述先进先出存储器的第一状态标志位为非空时，发送请求读取信息的中断请求；读取模块，用于根据所述中断请求，读取信息。本发明克服了现有技术采用请求排队电路实现信息上报占用大量逻辑资源的缺点。
-
公开(公告)号：CN101043231A
公开(公告)日：2007-09-26
申请号：CN200710093788.5
申请日：2007-04-18
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种对接入信道前导信号纠偏的实现方法，该方法包括：预先设置至少一个纠偏参数值，以及对接入信道前导信号内插滤波后，根据所述纠偏参数值对内插滤波后的接入信道前导信号进行纠偏。本发明同时公开一种基站和通信系统。采用本发明可以降低资源占用和芯片成本，简化数据流，降低复杂度，提高可验证性和可测试性。
-
公开(公告)号：CN1889758A
公开(公告)日：2007-01-03
申请号：CN200510079789.5
申请日：2005-06-28
Applicant: 华为技术有限公司
IPC: H04Q7/38
Abstract: 本发明公开了一种实现IPDL的装置，至少包括根据空闲周期指示信号在小区合路数据信号中插入空闲周期的IPDL插入模块，该装置进一步包括随机数产生模块和IPDL计算模块，其中所述随机数产生模块，用于根据所述IPDL计算模块发送来的随机数种子，计算出随机数，并将所述随机数返回给IPDL计算模块；所述IPDL计算模块，用于根据系统配置的IPDL参数以及所述随机数产生模块返回的随机数，计算空闲周期的位置，并在空闲周期内向所述IPDL插入模块输出空闲周期指示信号。本发明提高了计算IPDL位置的速度，减少了下行调制芯片的处理延迟，提高了下行调制芯片处理的实时性，本发明还简化了系统的架构。
-
Patent Agency Ranking
公开(公告)号：CN101527948B
公开(公告)日：2010-09-22
申请号：CN200910133925.2
申请日：2009-04-10
Applicant: 华为技术有限公司
CPC classification number: Y02D70/34
Abstract: 本发明实施例公开了一种径配置方法、装置及设备。所述方法包括：将经过排序后的径的径信息分配给至少两个径处理模块，径信息包括径有效指示和径相位；径处理模块接收径信息，当径有效指示为有效时，根据径的径有效指示和径相位获取径锁定指示；通过径窗口更新径的径相位和径的径有效指示；径处理模块输出更新后的径信息，径信息中包括更新后的径有效指示、径锁定指示和经过更新的径相位。装置包括：分配模块、至少两个径处理模块和信息输出模块。通过本发明实施例提供的方案，使径分配过程、径处理过程简单，适用于小型、微型、家庭基站等用户较少的情况，节约处理资源。
-
公开(公告)号：CN101227689B
公开(公告)日：2011-01-19
申请号：CN200810006008.3
申请日：2008-01-18
Applicant: 华为技术有限公司
Abstract: 本发明涉及一种信息上报方法及装置，其中方法包括：根据写入信息的写指针和读取信息的读指针，设置先进先出存储器的第一状态标志位；当所述先进先出存储器的第一状态标志位为非空时，发送请求读取信息的中断请求；根据所述中断请求，读取信息。装置包括：第一设置模块，用于根据写入信息的写指针和读取信息的读指针，设置先进先出存储器的第一状态标志位；发送模块，用于当所述先进先出存储器的第一状态标志位为非空时，发送请求读取信息的中断请求；读取模块，用于根据所述中断请求，读取信息。本发明克服了现有技术采用请求排队电路实现信息上报占用大量逻辑资源的缺点。
-
公开(公告)号：CN101043231B
公开(公告)日：2010-11-10
申请号：CN200710093788.5
申请日：2007-04-18
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种对接入信道前导信号纠偏的实现方法，该方法包括：预先设置至少一个纠偏参数值，以及对接入信道前导信号内插滤波后，根据所述纠偏参数值对内插滤波后的接入信道前导信号进行纠偏。本发明同时公开一种基站和通信系统。采用本发明可以降低资源占用和芯片成本，简化数据流，降低复杂度，提高可验证性和可测试性。
-
公开(公告)号：CN101527948A
公开(公告)日：2009-09-09
申请号：CN200910133925.2
申请日：2009-04-10
Applicant: 华为技术有限公司
CPC classification number: Y02D70/34
Abstract: 本发明实施例公开了一种径配置方法、装置及设备。所述方法包括：将经过排序后的径的径信息分配给至少两个径处理模块，径信息包括径有效指示和径相位；径处理模块接收径信息，当径有效指示为有效时，根据径的径有效指示和径相位获取径锁定指示；通过径窗口更新径的径相位和径的径有效指示；径处理模块输出更新后的径信息，径信息中包括更新后的径有效指示、径锁定指示和经过更新的径相位。装置包括：分配模块、至少两个径处理模块和信息输出模块。通过本发明实施例提供的方案，使径分配过程、径处理过程简单，适用于小型、微型、家庭基站等用户较少的情况，节约处理资源。
-
公开(公告)号：CN1855854A
公开(公告)日：2006-11-01
申请号：CN200510066292.X
申请日：2005-04-26
Applicant: 华为技术有限公司
Abstract: 本发明公开了一种信息缓存系统，包括一级缓存单元和二级缓存单元，该系统工作原理是：首先，将外部信息源产生的数据信息存入一级缓存单元中；当一级缓存单元存完一个存储周期的数据信息时，判断二级缓存单元是否可写，如果是，则将一级缓存单元存储的数据信息写入二级缓存单元，且待二级缓存单元写满后，将二级缓存单元置位为可读状态，继续在一级缓存单元中写入新的信息；否则，直接在一级缓存单元中写入新信息，并刷新已存储的信息；在信息读取过程中，判断二级缓存单元是否可读，如果是，则从二级缓存单元读取数据信息，且在读取完数据信息后，将二级缓存单元置位为可写状态；否则，等待下一个信息读取循环。本发明还公开了一种信息缓存方法。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.102 seconds)
