自对准四重图案化半导体装置的制作方法以及半导体装置

    公开(公告)号:CN117751427A

    公开(公告)日:2024-03-22

    申请号:CN202180100998.0

    申请日:2021-09-01

    Abstract: 本申请实施例公开了自对准四重图案化半导体装置的制作方法以及半导体装置。自对准四重图案化半导体装置的制作方法包括:在待刻蚀层的表面依次形成第一抗反射层、第一牺牲层、第二抗反射层和第一图案化硬掩膜层;对第一图案化硬掩膜层进行光刻形成第二图案化硬掩膜层;基于第二图案化硬掩膜层为掩膜对第二抗反射层和第一牺牲层进行刻蚀,形成第二图案化牺牲层;去除第二图案化硬掩膜层和第二抗反射层,并基于第二图案化牺牲层形成第三图案化硬掩膜层;对第三图案化硬掩膜层进行光刻形成第四图案化硬掩膜层;基于第四图案化硬掩膜层对第一抗反射层和待刻蚀层进行刻蚀,形成图案化的待刻蚀层。实施本申请实施例,可以提高电路图案设计的自由度。

    径配置方法、装置及设备

    公开(公告)号:CN101527948B

    公开(公告)日:2010-09-22

    申请号:CN200910133925.2

    申请日:2009-04-10

    CPC classification number: Y02D70/34

    Abstract: 本发明实施例公开了一种径配置方法、装置及设备。所述方法包括:将经过排序后的径的径信息分配给至少两个径处理模块,径信息包括径有效指示和径相位;径处理模块接收径信息,当径有效指示为有效时,根据径的径有效指示和径相位获取径锁定指示;通过径窗口更新径的径相位和径的径有效指示;径处理模块输出更新后的径信息,径信息中包括更新后的径有效指示、径锁定指示和经过更新的径相位。装置包括:分配模块、至少两个径处理模块和信息输出模块。通过本发明实施例提供的方案,使径分配过程、径处理过程简单,适用于小型、微型、家庭基站等用户较少的情况,节约处理资源。

    一种优先编码实现方法及设备

    公开(公告)号:CN101355356A

    公开(公告)日:2009-01-28

    申请号:CN200810211302.8

    申请日:2008-09-17

    Inventor: 杜学峰 常文瑞

    Abstract: 本发明实施例公开了一种优先编码实现方法及设备,该设备包括:2m-N个N级处理单元级联,并通过1个N级输出单元将数据输出;其中,m为大于等于1的自然数,N为大于等于1、小于等于m的自然数。本发明的实施例中,减少了优先编码器的电路传输时延,进而提高了使用优先编码器的工作频率;并节省了优先编码器的资源;且由低阶优先编码器扩展高阶优先编码器扩展容易,设计简单。

    径配置方法、装置及设备

    公开(公告)号:CN101527948A

    公开(公告)日:2009-09-09

    申请号:CN200910133925.2

    申请日:2009-04-10

    CPC classification number: Y02D70/34

    Abstract: 本发明实施例公开了一种径配置方法、装置及设备。所述方法包括:将经过排序后的径的径信息分配给至少两个径处理模块,径信息包括径有效指示和径相位;径处理模块接收径信息,当径有效指示为有效时,根据径的径有效指示和径相位获取径锁定指示;通过径窗口更新径的径相位和径的径有效指示;径处理模块输出更新后的径信息,径信息中包括更新后的径有效指示、径锁定指示和经过更新的径相位。装置包括:分配模块、至少两个径处理模块和信息输出模块。通过本发明实施例提供的方案,使径分配过程、径处理过程简单,适用于小型、微型、家庭基站等用户较少的情况,节约处理资源。

Patent Agency Ranking