-
公开(公告)号：CN104581835B
公开(公告)日：2018-09-21
申请号：CN201310522154.2
申请日：2013-10-29
Applicant: 华为技术有限公司
Abstract: 本申请公开了一种映射下行参考信号的装置及方法。装置包括：存储器、处理器和硬件加速器；存储器，用于存储参考信号图案，参考信号图案包括用于指示参考信号序列在单位时频资源中的分布的位图，单位时频资源包括多个资源粒子，位图至少包括第一标记以及第二标记，第一标记表示第一标记所对应的资源粒子用于承载参考信号序列，第二标记表示第二标记所对应的资源粒子不用于承载所述参考信号序列；处理器，用于生成参考信号序列，并从存储器读取参考信号图案，并将参考信号图案和参考信号序列配置给硬件加速器；硬件加速器，用于基于参考信号图案将参考信号序列映射到第一标记所对应的资源粒子上得到参考信号。
-
公开(公告)号：CN117135902A
公开(公告)日：2023-11-28
申请号：CN202210531950.1
申请日：2022-05-17
Applicant: 华为技术有限公司
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储器，其中，该存储器包括：晶体管层，包括板线和沿行、列方向上排列的多个晶体管，板线连接行方向上多个晶体管的第一电极；多晶层，位于晶体管层之上，包括沿行方向的字线；电容器层，位于多晶层之上，包括沿行方向和列方向上排列的多个电容器，电容器包括第一极板和第二极板；金属层，位于电容器层之上，包括第一导线、第二导线和沿列方向的位线；板线与第一导线连接，字线与第二导线连接，电容器的第一极板与对应晶体管的第二电极连接，电容器的第二极板与位线连接。本申请技术方案的板线可以将多个晶体管的电极连接在一起实现电极共享，简化了存储器阵列结构中的互连线布局，提高了电容器层电容器的排布密度。
-
公开(公告)号：CN104918259A
公开(公告)日：2015-09-16
申请号：CN201510287722.4
申请日：2015-05-29
Applicant: 华为技术有限公司
IPC: H04W16/12 , H04W52/02 , H04L12/861
CPC classification number: Y02D70/126 , H04W16/12 , H04L49/9042 , H04W52/0206
Abstract: 本发明提供一种缓存数据的调度方法及装置，通过比特级处理加速器根据缓存单元的存储粒度，将一个数据段拆分为至少三个子数据段；比特级处理加速器逐次将至少三个子数据段中的第一个子数据段和至少三个子数据段中的第二个子数据段写入缓存单元；在符号级处理加速器将两个子数据段中的第一个子数据段从缓存单元读出后，将至少三个子数据段中的第三个子数据段写入缓存单元，直至将至少三个子数据段中的全部子数据段写入缓存单元；在适应LTE芯片的规格越来越高、小区规格和层数成比例增大，提供良好多扩展性的同时，由于不需要不断扩展缓存单元的容量以提供扩展性，从而降低了缓存单元的功耗。
-
公开(公告)号：CN117038571A
公开(公告)日：2023-11-10
申请号：CN202210471432.5
申请日：2022-04-28
Applicant: 华为技术有限公司
IPC: H01L21/762 , H01L21/8238 , H01L27/092 , H10B53/00 , H10B61/00 , H10B63/00
Abstract: 本申请实施例公开了一种半导体结构及其制备方法、电子设备，涉及半导体技术领域，用于改善窄沟道效应，并减小位单元的面积，实现更高密度、更高性能的应用。半导体结构的制备方法，包括：提供衬底，衬底具有预设浅沟槽区；刻蚀衬底中位于预设浅沟槽区的部分，形成第一子浅沟槽；对第一子浅沟槽的侧壁进行离子注入，以在衬底中形成掺杂区；刻蚀第一子浅沟槽的底壁，在第一子浅沟槽的下方形成第二子浅沟槽，得到包括第一子浅沟槽和第二子浅沟槽的浅沟槽；在浅沟槽内形成填充部。
-
Patent Agency Ranking
公开(公告)号：CN104918259B
公开(公告)日：2018-12-14
申请号：CN201510287722.4
申请日：2015-05-29
Applicant: 华为技术有限公司
IPC: H04L12/861 , H04W16/12 , H04W52/02
Abstract: 本发明提供一种缓存数据的调度方法及装置，通过比特级处理加速器根据缓存单元的存储粒度，将一个数据段拆分为至少三个子数据段；比特级处理加速器逐次将至少三个子数据段中的第一个子数据段和至少三个子数据段中的第二个子数据段写入缓存单元；在符号级处理加速器将两个子数据段中的第一个子数据段从缓存单元读出后，将至少三个子数据段中的第三个子数据段写入缓存单元，直至将至少三个子数据段中的全部子数据段写入缓存单元；在适应LTE芯片的规格越来越高、小区规格和层数成比例增大，提供良好多扩展性的同时，由于不需要不断扩展缓存单元的容量以提供扩展性，从而降低了缓存单元的功耗。
-
公开(公告)号：CN104581835A
公开(公告)日：2015-04-29
申请号：CN201310522154.2
申请日：2013-10-29
Applicant: 华为技术有限公司
Abstract: 本申请公开了一种映射下行参考信号的装置及方法。装置包括：存储器、处理器和硬件加速器；存储器，用于存储参考信号图案，参考信号图案包括用于指示参考信号序列在单位时频资源中的分布的位图，单位时频资源包括多个资源粒子，位图至少包括第一标记以及第二标记，第一标记表示第一标记所对应的资源粒子用于承载参考信号序列，第二标记表示第二标记所对应的资源粒子不用于承载所述参考信号序列；处理器，用于生成参考信号序列，并从存储器读取参考信号图案，并将参考信号图案和参考信号序列配置给硬件加速器；硬件加速器，用于基于参考信号图案将参考信号序列映射到第一标记所对应的资源粒子上得到参考信号。
-
公开(公告)号：CN119068937A
公开(公告)日：2024-12-03
申请号：CN202310626515.1
申请日：2023-05-30
Applicant: 华为技术有限公司
IPC: G11C11/22
Abstract: 本申请提供了一种存储阵列及其读写方法和制备方法、存储器、电子设备，涉及存储技术领域，可以在不影响铁电晶体管的栅介质层和铁电层材料的可靠性的情况下，实现高效读写数据。该存储阵列包括多个存储单元、写入字线、以及读取字线。存储单元包括写入支路和读取支路；读取支路包括铁电晶体管，铁电晶体管包括存储晶体管和铁电电容；写入支路包括电容器和铁电电容。电容器和铁电电容串联于写入字线与读取字线之间，且电容器与铁电电容的连接节点与存储晶体管的栅极电连接。
-
公开(公告)号：CN103580843B
公开(公告)日：2017-01-25
申请号：CN201310576437.5
申请日：2013-11-15
Applicant: 华为技术有限公司
Abstract: 本发明提供了一种信道映射方法和装置，提供了一种信道映射的机制，能够保证在信道映射过程中的节省处理资源和存储资源，降低实现成本。其方法为：读取第一缓存中缓存的比特数据，并对比特数据进行加扰生成第一数据；对第一数据进行层映射，得到映射在至少一个层上的第二数据；对第二数据进行资源粒子RE映射，得到映射在层对应的虚拟资源块上的第三数据；对第三数据进行调制得到复值数据，并对复值数据进行预编码，得到映射在至少一个天线端口上的天线数据；通过使用第二缓存缓存天线数据；读取第二缓存中的天线数据，并基于天线数据生成正交频分复用信号。本发明实施例用于节省信道映射中的存储资源和处理资源。
-
公开(公告)号：CN103580843A
公开(公告)日：2014-02-12
申请号：CN201310576437.5
申请日：2013-11-15
Applicant: 华为技术有限公司
Abstract: 本发明提供了一种信道映射方法和装置，提供了一种信道映射的机制，能够保证在信道映射过程中的节省处理资源和存储资源，降低实现成本。其方法为：读取第一缓存中缓存的比特数据，并对比特数据进行加扰生成第一数据；对第一数据进行层映射，得到映射在至少一个层上的第二数据；对第二数据进行资源粒子RE映射，得到映射在层对应的虚拟资源块上的第三数据；对第三数据进行调制得到复值数据，并对复值数据进行预编码，得到映射在至少一个天线端口上的天线数据；通过使用第二缓存缓存天线数据；读取第二缓存中的天线数据，并基于天线数据生成正交频分复用信号。本发明实施例用于节省信道映射中的存储资源和处理资源。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
