一种脉宽可调的脉冲电压发生装置

    公开(公告)号:CN114629468B

    公开(公告)日:2022-08-05

    申请号:CN202210532086.7

    申请日:2022-05-17

    Abstract: 本发明公开了一种脉宽可调的脉冲电压发生装置,包括:开关控制电路,用于产生控制信号;时钟产生电路,用于产生50MHZ时钟信号;可调脉宽产生集成电路,包括PLL锁相环、第一触发器、第二触发器、行触发器阵列、选择器和异或门,PLL锁相环用于将50MHZ时钟信号处理后输出400MHZ高速时钟信号和50MHZ时钟信号;第一触发器用于对控制信号进行上升沿同步处理输出同步信号;第二触发器用于对同步信号进行20ns延时处理;行触发器阵列中各触发器用于在400MHZ高速时钟信号的控制下输出步进精度为2.5ns的多个可调脉宽脉冲信号,然后通过选择器选择出所需脉宽的脉冲电压信号至相变存储器。本发明能产生20~100ns上升沿下降沿精度高的脉冲电压信号,且脉宽可调,灵活性高。

    一种脉宽可调的脉冲电压发生装置

    公开(公告)号:CN114629468A

    公开(公告)日:2022-06-14

    申请号:CN202210532086.7

    申请日:2022-05-17

    Abstract: 本发明公开了一种脉宽可调的脉冲电压发生装置,包括:开关控制电路,用于产生控制信号;时钟产生电路,用于产生50MHZ时钟信号;可调脉宽产生集成电路,包括PLL锁相环、第一触发器、第二触发器、行触发器阵列、选择器和异或门,PLL锁相环用于将50MHZ时钟信号处理后输出400MHZ高速时钟信号和50MHZ时钟信号;第一触发器用于对控制信号进行上升沿同步处理输出同步信号;第二触发器用于对同步信号进行20ns延时处理;行触发器阵列中各触发器用于在400MHZ高速时钟信号的控制下输出步进精度为2.5ns的多个可调脉宽脉冲信号,然后通过选择器选择出所需脉宽的脉冲电压信号至相变存储器。本发明能产生20~100ns上升沿下降沿精度高的脉冲电压信号,且脉宽可调,灵活性高。

    一种适用于Mamba block的推理计算电路系统

    公开(公告)号:CN120069095A

    公开(公告)日:2025-05-30

    申请号:CN202510537560.9

    申请日:2025-04-27

    Abstract: 本发明属于电路设计相关技术领域,其公开了一种适用于Mamba block的推理计算电路系统,输入F经归一化电路生成F1,F1经忆阻器阵列投影生成F2和F3,F2激活生成F4,F3经忆阻器阵列卷积后再激活生成Xt,F1经忆阻器阵列投影生成S,S经忆阻器阵列后进行e指数运算生成M* N维矩阵A;Xt经忆阻器阵列投影生成B和C;Xt经忆阻器阵列进行元素乘生成D;N* M 维的隐藏状态计算电路阵列中,第n行第m列的隐藏状态计算电路获取Xtm、Am,n、Bn、Sm进行隐藏状态计算,得到Htn,m,乘加电路对Ht、B、C和D进行乘加运算,得到Yt;F4和Yt经过乘法电路后再经过忆阻器阵列投影得到F5,F5和F经求和电路叠加,得到输出。通过电路实现推理计算,可以降低运算时间,节省功耗。

    一种优化散热结构的HBM芯片
    4.
    发明公开

    公开(公告)号:CN120072767A

    公开(公告)日:2025-05-30

    申请号:CN202510233959.8

    申请日:2025-02-28

    Abstract: 本发明属于芯片封装领域,公开了一种优化散热结构的HBM芯片。该HBM芯片自下而上一次包括基板、微凸起层、逻辑芯片层、存储层、导热层和散热层;存储层为多个存储芯片自下而上堆叠形成;逻辑芯片层与所述散热层之间还设有热优化区;热优化区由导热材料制得,其上端与散热层直接键合、下端与逻辑芯片层直接键合,且与存储层和导热层接触。本发明通过在逻辑芯片层和散热层之间设置与两者直接连接的热优化区,能够将逻辑芯片的热量直接通过热优化散热区域直接传递到散热层中,实现更高效的方式散热、更大的存储性能并减小芯片翘曲。

    一种跨知识领域的大模型组合系统

    公开(公告)号:CN118863098A

    公开(公告)日:2024-10-29

    申请号:CN202411332916.7

    申请日:2024-09-24

    Abstract: 本发明属于人工智能相关技术领域,其公开了跨知识领域的大模型组合系统,包括定义智能体、选择智能体、主级大模型、至少两个次级大模型以及检查智能体,定义智能体管理当前所有大模型的领域关键字并调用主级大模型审查是否存在与问题适配的领域并将审查结果传送给选择智能体;选择智能体根据审查结果选择大模型:当不存在适配的领域时,调用主级大模型处理用户输入的问题并生成答案;当存在适配领域时,调用所适配领域的大模型处理用户的问题并生成答案;检查智能体检查大模型所生成答案的正误并当答案不符合要求时,调用对应的大模型重新生成结果。基于以上系统,可以低成本,低功耗,高质量地完成跨知识领域推理任务。

    嵌入式设备可配置的神经网络运算器及嵌入式设备

    公开(公告)号:CN116432725A

    公开(公告)日:2023-07-14

    申请号:CN202310310736.8

    申请日:2023-03-24

    Abstract: 本发明公开了一种嵌入式设备及神经网络运算器,属于嵌入式设备卷积运算技术领域,运算器包括运算控制模块、卷积运算模块、全局平均池化模块和全连接计算模块,卷积运算模块包括多通道卷积计算电路,用于依次执行第二层至最后一层卷积计算;其中,每层卷积计算中执行卷积核{cij}m*m与各通道位于卷积核滑窗下的图像数据{pij}m*m的卷积计算的过程包括:运算控制模块控制中间结果计算电路在相邻时序连续执行滑窗内不同像素的子流程并连续输出不同的中间结果,累加电路在每个时序对新输入的中间结果进行累加,得到卷积结果中对应滑窗位置的像素,该框架能够在嵌入式设备上实现卷积神经网络运算,且在降低电路复杂度的同时提高运行速度。

    一种跨知识领域的大模型组合系统

    公开(公告)号:CN118863098B

    公开(公告)日:2024-11-22

    申请号:CN202411332916.7

    申请日:2024-09-24

    Abstract: 本发明属于人工智能相关技术领域,其公开了跨知识领域的大模型组合系统,包括定义智能体、选择智能体、主级大模型、至少两个次级大模型以及检查智能体,定义智能体管理当前所有大模型的领域关键字并调用主级大模型审查是否存在与问题适配的领域并将审查结果传送给选择智能体;选择智能体根据审查结果选择大模型:当不存在适配的领域时,调用主级大模型处理用户输入的问题并生成答案;当存在适配领域时,调用所适配领域的大模型处理用户的问题并生成答案;检查智能体检查大模型所生成答案的正误并当答案不符合要求时,调用对应的大模型重新生成结果。基于以上系统,可以低成本,低功耗,高质量地完成跨知识领域推理任务。

    一种微表情检测模型的构建方法及应用

    公开(公告)号:CN116403255A

    公开(公告)日:2023-07-07

    申请号:CN202310258669.X

    申请日:2023-03-17

    Abstract: 本发明公开了一种微表情检测模型的构建方法及应用,属于集成电路技术领域;本发明考虑到卷积深度的边际效益明显,将卷积层的数量设定为小于16层,大大减少了卷积层参数的数量,从而提高了模型的计算效率;与此同时,本发明在全连接层之前加入GAP层,对最后一级卷积层输出的各通道下的微表情特征分别进行平均池化操作,能够大大缓解全连接层的参数量,避免由于参数量较多而产生的过拟合现象,从而提高模型的准确度。除此之外,本发明中各卷积层的输入输出通道数均相同,以进一步均衡了信息量和运算量,更方便硬件资源的复用,适用于SOC架构,易于集成在嵌入式设备中。基于此,本发明能够实时高效准确地对微表情进行检测。

Patent Agency Ranking