-
公开(公告)号：CN114880719B
公开(公告)日：2024-10-29
申请号：CN202210375745.0
申请日：2022-04-11
Applicant: 华中科技大学 , 北京智芯微电子科技有限公司
Abstract: 本申请提供一种基于FPGA的安全检测传感器系统，包括PLL锁相环和延时链电路，所述PLL锁相环与所述延时链电路连接，所述PLL锁相环用于为所述延时链电路提供基础工作时钟CLK_IN；所述延时链电路用于将工作时钟CLK_IN传播至下一级单元，并检查工作时钟CLK_IN在传播过程中是否存在安全隐患，如果提前或者延后出现了时钟违例，则说明存在安全隐患。本申请能检测芯片工作环境温度，对电路进行安全检测，同时整个系统基于FPGA中的数字基本单元设计，便于工艺移植，并且电路规模小，成本较低。
-
公开(公告)号：CN114448427B
公开(公告)日：2024-09-24
申请号：CN202111633215.3
申请日：2021-12-29
Applicant: 华中科技大学 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种用于锁相环的校准电路、方法及芯片、电子设备，所述校准电路包括：传输单元，包括传输第一信号的第一支路、传输第二信号的第二支路及传输第三信号的第三支路，所述第一信号为输入信号，第二信号为所述输入信号经过第二支路后的高通信号，第三信号为所述输入信号经过第三支路后的低通信号；占空比检测单元，用于检测所述第一信号与第二信号异或后的第一占空比及所述第一信号与第三信号异或后的第二占空比；延时校准单元，用于根据所述第一占空比和第二占空比确定延时补偿值，根据所述延时补偿值补偿第二支路的延时。所述校准电路利用最少的额外资源开销，实现两点调制锁相环中两条调制路径的增益校准和延时校准，减小了校准时间。
-
公开(公告)号：CN117375589A
公开(公告)日：2024-01-09
申请号：CN202311419230.7
申请日：2023-10-30
Applicant: 华中科技大学
Abstract: 本发明公开了一种低失调低回踢噪声的动态比较器，包括：时钟缓冲电路、预放大电路、回踢噪声抑制电路、可调电流阵列电路、比较锁存电路、失调校准控制电路；时钟缓冲电路用于对输入的时钟信号进行反向和缓冲；预放大电路用于将输入电压信号的差值转换为不同充电速率的中间电压信号；比较锁存电路用于对中间电压信号的充电差异进行比较，产生输出电压信号；失调校准控制电路用于通过输出电压信号对可调电流阵列电路进行调整；回踢噪声抑制电路用于抑制所述预放大电路产生的回踢噪声；可调电流阵列电路用于对中间电压信号进行校准。本发明所述的动态比较器电路不仅可以对输入失调电压进行自动校准，还能降低回踢噪声。
-
公开(公告)号：CN115765990B
公开(公告)日：2023-07-18
申请号：CN202211363059.8
申请日：2022-11-02
Applicant: 华中科技大学
IPC: H04L9/08
Abstract: 本发明公开了一种后量子密码算法的NTRU安全协处理器。所述安全协处理器包括控制模块、译码模块、多项式状态控制模块和存储模块，可支持不同参数的NTRU算法计算，并且具有低资源开销，高性能的特点。本发明从指令架构、模域运算、流水线控制等模块进行了设计与优化，不仅支持运行模式的切换，同时也支持自定义指令的编写与控制，通过对模域转换的流水操作的优化，有效降低了多项式处理的整体运行时间，实现了NTRU灵活可配置、高性能的目标。
-
公开(公告)号：CN115765990A
公开(公告)日：2023-03-07
申请号：CN202211363059.8
申请日：2022-11-02
Applicant: 华中科技大学
IPC: H04L9/08
Abstract: 本发明公开了一种后量子密码算法的NTRU安全协处理器。所述安全协处理器包括控制模块、译码模块、多项式状态控制模块和存储模块，可支持不同参数的NTRU算法计算，并且具有低资源开销，高性能的特点。本发明从指令架构、模域运算、流水线控制等模块进行了设计与优化，不仅支持运行模式的切换，同时也支持自定义指令的编写与控制，通过对模域转换的流水操作的优化，有效降低了多项式处理的整体运行时间，实现了NTRU灵活可配置、高性能的目标。
-
Patent Agency Ranking
公开(公告)号：CN112988235B
公开(公告)日：2022-06-14
申请号：CN202110175906.7
申请日：2021-02-06
Applicant: 华中科技大学
Abstract: 本发明公开了一种高效率SHA‑3算法的硬件实现电路及方法，属于信息安全算法的电路实现领域。该电路包括：填充模块、运算模块、控制模块、截取模块；填充模块根据SHA‑3标准规定的“pad10*1”填充规则对输入数据进行填充；运算模块用于实现SHA‑3的轮函数，轮函数依次执行θ、ρ、π、χ、ι五个运算步骤，运用了展开因子为2的结构，缩短了运算所需周期，运用了两级流水线、两级子流水线的结构，提高了系统的最大频率；控制模块用于产生运算模块所需控制信号；截取模块用于截取所需长度的摘要进行输出。本发明的电路和实现方法能在较少的额外资源消耗下，极大地提高电路的吞吐量，从而达到高效率的SHA‑3硬件实现的目的。
-
公开(公告)号：CN113762483A
公开(公告)日：2021-12-07
申请号：CN202111089929.2
申请日：2021-09-16
Applicant: 华中科技大学
Abstract: 本发明公开了一种用于心电信号分割的1D U‑net神经网络处理器，属于人工智能及心电分析领域，包括：卷积模块，包括N×S个PE组形成的阵列，每一PE组用于完成四输入两输出的Winograd快速卷积运算，每一PE组包括四个PE单元形成的两级流水线结构，对输入的一维心电信号和特征图进行卷积操作，并最终输出一维心电信号的分割结果；池化模块，对输入的特征图进行池化操作；上采样模块，对输入的特征图进行数据插值，以扩展特征图中特征信号的长度；拼接模块，将上采样模块处理前的特征图中的全局信号与上采样模块处理后的特征图中的局部信号进行融合，以扩充特征图中的特征信息。对心电信号进行准确的分割与分类，并减小硬件结构的资源消耗。
-
公开(公告)号：CN112988235A
公开(公告)日：2021-06-18
申请号：CN202110175906.7
申请日：2021-02-06
Applicant: 华中科技大学
Abstract: 本发明公开了一种高效率SHA‑3算法的硬件实现电路及方法，属于信息安全算法的电路实现领域。该电路包括：填充模块、运算模块、控制模块、截取模块；填充模块根据SHA‑3标准规定的“pad10*1”填充规则对输入数据进行填充；运算模块用于实现SHA‑3的轮函数，轮函数依次执行θ、ρ、π、χ、ι五个运算步骤，运用了展开因子为2的结构，缩短了运算所需周期，运用了两级流水线、两级子流水线的结构，提高了系统的最大频率；控制模块用于产生运算模块所需控制信号；截取模块用于截取所需长度的摘要进行输出。本发明的电路和实现方法能在较少的额外资源消耗下，极大地提高电路的吞吐量，从而达到高效率的SHA‑3硬件实现的目的。
-
公开(公告)号：CN119543934A
公开(公告)日：2025-02-28
申请号：CN202411560138.7
申请日：2024-11-04
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于空时平均与相位插值技术的小数多模分频器电路，包括：三阶噪声整形调制模块、动态元素匹配与相位选择模块、相位切换分频器模块和流水线型相位插值模块；三阶噪声整形调制模块用于将输入分频比进行时间平均，生成瞬时分频比；动态元素匹配与相位选择模块用于将瞬时分频比进行空间平均并产生分频器控制字与相位插值器控制字；相位切换分频器模块用于根据分频器控制字产生对应分频比的时钟信号；流水线型相位插值模块用于根据时钟信号进行相位插值产生精确相位的最终时钟信号。本发明实施例利用各模块的相互配合，实现空时平均技术和相位插值技术的融合，改善了空时平均技术的局限性。
-
公开(公告)号：CN113922777B
公开(公告)日：2024-11-19
申请号：CN202111025129.4
申请日：2021-09-02
Applicant: 华中科技大学
IPC: H03G3/30
Abstract: 本发明公开了一种基于E类功率放大器的功率控制电路，属于射频集成电路领域，包括：数字控制模块，产生与目标功率值对应的数字控制比特并输出；数模转换模块，输入连接数字控制模块的输出，将数字控制比特转换为相应的直流偏置电压并通过第一输出端口输出；功率放大模块，输入侧设置偏置电路，偏置电路的偏置节点连接第一输出端口，外部的方波信号在偏置电路的作用下输入到功率放大模块，方波信号为非理想方波信号，直流偏置电压改变方波信号的直流偏置以调节实际输入到功率放大模块的信号的占空比，从而调节功率放大模块的输出功率。利用实际电路中传输的方波信号的非理想特性，通过控制输入信号直流偏置实现占空比调节，简化电路设计复杂度。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.025 seconds)
