-
公开(公告)号：CN114880719B
公开(公告)日：2024-10-29
申请号：CN202210375745.0
申请日：2022-04-11
Applicant: 华中科技大学 , 北京智芯微电子科技有限公司
Abstract: 本申请提供一种基于FPGA的安全检测传感器系统，包括PLL锁相环和延时链电路，所述PLL锁相环与所述延时链电路连接，所述PLL锁相环用于为所述延时链电路提供基础工作时钟CLK_IN；所述延时链电路用于将工作时钟CLK_IN传播至下一级单元，并检查工作时钟CLK_IN在传播过程中是否存在安全隐患，如果提前或者延后出现了时钟违例，则说明存在安全隐患。本申请能检测芯片工作环境温度，对电路进行安全检测，同时整个系统基于FPGA中的数字基本单元设计，便于工艺移植，并且电路规模小，成本较低。
-
公开(公告)号：CN118316594A
公开(公告)日：2024-07-09
申请号：CN202410539910.0
申请日：2024-04-30
Applicant: 华中科技大学
Abstract: 本发明公开了一种应用于后量子密码算法的抗侧信道攻击的二项式采样电路，包括：随机数生成单元、二项式采样单元和控制逻辑单元；所述随机数生成单元用于根据输入数据，生成伪随机数；所述伪随机数包括真数据和假数据；所述二项式采样单元用于同步对真数据和假数据进行二项式采样；所述控制逻辑单元用于根据外界指令，控制所述随机数生成单元、二项式采样单元运行。本发明所述的应用于后量子密码算法的抗侧信道攻击的二项式采样电路通过生成伪随机数来增加攻击者分析难度的同时，采用真数据和假数据同步采样来干扰攻击者，共同实现对侧信道攻击的防护，从而有效提高Kyber密码系统的安全性，降低受到侧信道攻击的风险。
-
公开(公告)号：CN115765990B
公开(公告)日：2023-07-18
申请号：CN202211363059.8
申请日：2022-11-02
Applicant: 华中科技大学
IPC: H04L9/08
Abstract: 本发明公开了一种后量子密码算法的NTRU安全协处理器。所述安全协处理器包括控制模块、译码模块、多项式状态控制模块和存储模块，可支持不同参数的NTRU算法计算，并且具有低资源开销，高性能的特点。本发明从指令架构、模域运算、流水线控制等模块进行了设计与优化，不仅支持运行模式的切换，同时也支持自定义指令的编写与控制，通过对模域转换的流水操作的优化，有效降低了多项式处理的整体运行时间，实现了NTRU灵活可配置、高性能的目标。
-
公开(公告)号：CN115765990A
公开(公告)日：2023-03-07
申请号：CN202211363059.8
申请日：2022-11-02
Applicant: 华中科技大学
IPC: H04L9/08
Abstract: 本发明公开了一种后量子密码算法的NTRU安全协处理器。所述安全协处理器包括控制模块、译码模块、多项式状态控制模块和存储模块，可支持不同参数的NTRU算法计算，并且具有低资源开销，高性能的特点。本发明从指令架构、模域运算、流水线控制等模块进行了设计与优化，不仅支持运行模式的切换，同时也支持自定义指令的编写与控制，通过对模域转换的流水操作的优化，有效降低了多项式处理的整体运行时间，实现了NTRU灵活可配置、高性能的目标。
-
公开(公告)号：CN119728072A
公开(公告)日：2025-03-28
申请号：CN202410940552.4
申请日：2024-07-15
Abstract: 本发明公开了一种应用于后量子密码算法的抗侧信道攻击的模乘掩码电路，其特征在于，包括：随机数生成单元、模乘单元和控制逻辑单元；随机数生成模块用于生成伪随机数；模乘单元用于将第一输入数据与伪随机数进行模乘运算得到第一初加工数据，第二输入数据与伪随机数的逆元素进行模乘运算得到第二初加工数据；再将第一初加工数据与第二初加工数据进行模乘运算得到最终输出数据；控制逻辑单元用于控制随机数生成单元和模乘单元运行。本发明实施例通过引入伪随机数来增加计算过程的随机性，提高对模板攻击等侧信道攻击的抵抗能力，极大地提高系统的安全性和抗攻击性能，有效的保护了系统免受侧信道攻击。
-
Patent Agency Ranking
公开(公告)号：CN118869193A
公开(公告)日：2024-10-29
申请号：CN202411070608.1
申请日：2024-08-06
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于RISC‑V扩展指令集的后量子密码处理器包括：锁相环电路模块、指令集构建处理模块和密码处理模块；所述锁相环电路模块用于为所述指令集构建处理模块、密码处理模块提供高频时钟信号；所述指令集构建处理模块用于生成指令集和所述密码处理模块输出的密钥数据，并将所述指令集传输至所述密码处理模块内；所述密码处理模块用于对所述指令集进行解码，根据所述指令集内容进行工作，并将生成的密钥数据传输至所述指令集构建处理模块。本发明实施例通过指令集构建处理模块和密码处理模块相配合，使本发明实施例能够应用在多样化、具有不同安全需求的系统中。
-
公开(公告)号：CN118337366B
公开(公告)日：2024-10-29
申请号：CN202410581633.X
申请日：2024-05-11
Applicant: 华中科技大学
Abstract: 本发明公开了一种应用于后量子密码算法的抗侧信道攻击的乱序NTT电路，包括：控制单元、运算单元和存储单元；存储单元用于存储输入数据和输出数据，并将输入数据和蝶形单元地址传输至运算单元；控制单元用于接收随机数，根据随机数控制存储单元调整运算单元中的蝶形单元的运行顺序；并用于控制存储单元将输入数据传输至运算单元；运算单元用于对输入数据进行数论变换运算，并将输出数据传输至存储单元中，再将存储单元中的输出数据作为下一轮数论变换运算的输入数据进行下一轮数论变换运算，直至所有轮数论变换运算结束。本发明实施例利用随机数的随机性来改变蝶形单元运行顺序，从而实现对侧信道攻击的抵挡，带来安全性能提升。
-
公开(公告)号：CN118233094B
公开(公告)日：2024-09-20
申请号：CN202410459219.1
申请日：2024-04-17
Applicant: 华中科技大学
Abstract: 本发明公开了一种适用于后量子密码算法Dilithium的模乘运算电路，包括：用于对输入的一对初始数据进行拆分相乘相加，获得三个中间数据的分项相乘单元，用于对所述三个中间数据进行拆分左移并相加减，获得初步加工数据的分项相加单元，用于对所述初步加工数据拆分左移并相加减，获得二次加工数据；所述二次加工数据与第一预设常数相减，并与二次加工数据比较判断，获得最终输出数据的模归约单元。本发明所述的适用于后量子密码算法Dilithium的模乘运算电路通过将一个高位数据一分为二，能够有效减小乘法运算次数，实现对23×23位乘法运算的高效运算，减少逻辑延迟时间，并且具有更小的面积。
-
公开(公告)号：CN114880719A
公开(公告)日：2022-08-09
申请号：CN202210375745.0
申请日：2022-04-11
Applicant: 华中科技大学 , 北京智芯微电子科技有限公司
Abstract: 本申请提供一种基于FPGA的安全检测传感器系统，包括PLL锁相环和延时链电路，所述PLL锁相环与所述延时链电路连接，所述PLL锁相环用于为所述延时链电路提供基础工作时钟CLK_IN；所述延时链电路用于将工作时钟CLK_IN传播至下一级单元，并检查工作时钟CLK_IN在传播过程中是否存在安全隐患，如果提前或者延后出现了时钟违例，则说明存在安全隐患。本申请能检测芯片工作环境温度，对电路进行安全检测，同时整个系统基于FPGA中的数字基本单元设计，便于工艺移植，并且电路规模小，成本较低。
-
公开(公告)号：CN118337364A
公开(公告)日：2024-07-12
申请号：CN202410517363.6
申请日：2024-04-28
Applicant: 华中科技大学
Abstract: 本申请提供一种用于SPHINCS+的抗侧信道时间攻击保护电路、方法。包括：运算单元，用于基于输入数据进行哈希运算，并输出每一次哈希运算产生的运算结果；保护单元，连接所述运算单元，用于接收每一次哈希运算产生的运算结果，并将每一次运算对应的运算结果进行存储，使得每一次运算产生的功耗曲线近似。本申请在每次运算完成之后，都将对应的运算结果进行存储，使得每一次运算产生的功耗曲线近似。攻击者无法通过测量功耗获取真正的签名生成时间，无法完成对私密信息的获取，提高信息安全性。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.02 seconds)
