-
公开(公告)号：CN119892079A
公开(公告)日：2025-04-25
申请号：CN202510361236.6
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于RRAM对逐次逼近型模数转换器的数字前台校准系统及方法，属于集成电路相关技术领域。该系统包括：阶梯电压生成模块、状态监测模块、信息存储模块和数据处理模块；阶梯电压生成模块只在校准模式下有效，数据处理模块在工作模式下有效；状态检测模块接受待校准ADC的输出并检测其模式，信息存储模块采用基于RRAM的存储阵列单元，在校准模式下存储由阶梯电压生成模块产生的校准码，在工作模式下将数据不断输入到数据处理模块进行累加斩断后产生校准后输出码。提高被校准SAR ADC的有效精度和转换线性度，并减小被校准SAR ADC对DAC中单位电容的大小和面积的要求，减小进行数模转换的功耗，提高了数据的稳定性并减少校准周期。
-
Patent Agency Ranking
公开(公告)号：CN119886022A
公开(公告)日：2025-04-25
申请号：CN202510361148.6
申请日：2025-03-26
Applicant: 华中科技大学
IPC: G06F30/367 , G06N3/048 , G06N3/084 , G06N3/04 , G06F111/08
Abstract: 本发明属于集成电路相关技术领域，具体涉及一种集成电路互连线的寄生电容提取方法，包括：构建导体表面及内部采样点集合；构建由两两互连电容构成的初始值全为零的寄生电容矩阵；生成与每个导体的表面采样点对应的理想表面电势值集合；构建由输入层、单层隐藏层和输出层组成的神经网络结构，以表面采样点为输入，以表面采样点对应的理想表面电势值和神经网络的输出间的均方误差作为损失函数，将泊松方程的格林函数作为隐藏层激活函数，将所有等效点电荷位置作为隐藏层激活函数中心坐标；训练隐藏层各神经元权重系数，对应作为各等效点电荷的等效电荷值，得到每个导体所有等效点电荷的等效电荷值，更新寄生电容矩阵。本发明能实现寄生电容提取。
-
公开(公告)号：CN119883182B
公开(公告)日：2025-05-27
申请号：CN202510360926.X
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的近似加法电路控制方法及近似加法运算装置，属于微电子逻辑运算技术领域；在近似加法电路中，通过向第一、第二、第三忆阻器输入待进行多数门逻辑运算的逻辑值并调控电压，可实现多数门逻辑运算M(a,b,c)，通过向第一、第二、第四忆阻器输入待进行多数门逻辑运算的逻辑值并调控电压，可实现多数门逻辑运算#imgabs0#，对两种多数门逻辑运算进行迭代，即可实现近似加法运算。在本发明中，由于两种不同的多数门逻辑运算可复用运算单元，因此装置的集成度较高、计算速度较快。
-
公开(公告)号：CN119883184A
公开(公告)日：2025-04-25
申请号：CN202510361329.9
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的近似加法电路的控制方法及近似加法运算装置，属于微电子逻辑运算技术领域；利用忆阻器的存算一体特性，通过将进位ci+1设置为ai、bi和ci三个输入值之一，并通过对近似加法电路各端口同步施加电压，实现进位取反后的多数门逻辑运算，从而并行地得到了各位加和结果s1,s2,...,sn；通过上述近似加法设计，本发明无需等待上一位的进位计算，高效地实现了并行多位加法运算，计算速度较快；且本发明所需的器件数量和操作步骤均较少，能够在采用较少的器件和操作步骤的条件下，以较快的计算速度实现近似加法运算，减少了硬件资源消耗，尤其在处理大数据流和高速运算时表现出显著的性能提升。
-
公开(公告)号：CN119883182A
公开(公告)日：2025-04-25
申请号：CN202510360926.X
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的近似加法电路控制方法及近似加法运算装置，属于微电子逻辑运算技术领域；在近似加法电路中，通过向第一、第二、第三忆阻器输入待进行多数门逻辑运算的逻辑值并调控电压，可实现多数门逻辑运算M(a,b,c)，通过向第一、第二、第四忆阻器输入待进行多数门逻辑运算的逻辑值并调控电压，可实现多数门逻辑运算#imgabs0#，对两种多数门逻辑运算进行迭代，即可实现近似加法运算。在本发明中，由于两种不同的多数门逻辑运算可复用运算单元，因此装置的集成度较高、计算速度较快。
-
公开(公告)号：CN119892062A
公开(公告)日：2025-04-25
申请号：CN202510361062.3
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的布尔逻辑电路、控制方法及布尔逻辑运算装置，属于微电子器件技术领域；布尔逻辑电路包括忆阻器M1、忆阻器M2、第一NMOS管、第二NMOS管、电阻和电压比较器；通过在T1控制端和T2控制端分别施加电压Vr，在第一晶体管的栅极施加逻辑值a所对应的栅极电压，在第二晶体管的栅极施加逻辑值c所对应的栅极电压，将T3控制端接地，即可在电压比较器的输出端得到对应的布尔逻辑运算结果。本发明充分利用了忆阻器的阻态特性和晶体管的开关特性，通过设置逻辑值a、b、c、d的取值，能够以较少的操作步骤实现任意布尔逻辑运算，且支持完备布尔逻辑运算的实现。与此同时，本发明易于级联，具有并行计算优势。
-
-
-
-
-
Search Results
6
records
(took 0.019 seconds)
