公开(公告)号：CN105281890A

公开(公告)日：2016-01-27

申请号：CN201410349798.0

申请日：2014-07-22

Applicant: 华中科技大学

Inventor： 郑朝霞 ,  蔚然 ,  邹雪城 ,  高峻 ,  朱国义 ,  田园

IPC: H04L9/06

Abstract: 本发明公开了一种折叠结构的SM3杂凑密码压缩运算电路，包括11个寄存器、5个与门、4个异或门、2个或门，1个非门、8个加法器、6个循环移位单元和21个选择器；折叠结构的SM3杂凑密码压缩运算电路将一轮压缩运算分为5个时钟周期进行，每个时钟周期中各32位寄存器参与执行一次模232加法或者循环左移或者按位异或操作，并且最多只进行一次模232加法操作。与普通迭代方式压缩运算电路一个时钟周期完成一轮压缩运算不同，折叠结构SM3压缩运算电路以每轮压缩运算增加4个时钟周期为代价，换取了电路规模的减小和压缩运算电路关键路径延时的大幅减小。

公开(公告)号：CN105281890B

公开(公告)日：2018-04-03

申请号：CN201410349798.0

申请日：2014-07-22

Applicant: 华中科技大学

Inventor： 郑朝霞 ,  蔚然 ,  邹雪城 ,  高峻 ,  朱国义 ,  田园

IPC: H04L9/06

Abstract: 本发明公开了一种折叠结构的SM3杂凑密码压缩运算电路，包括11个寄存器、5个与门、4个异或门、2个或门，1个非门、8个加法器、6个循环移位单元和21个选择器；折叠结构的SM3杂凑密码压缩运算电路将一轮压缩运算分为5个时钟周期进行，每个时钟周期中各32位寄存器参与执行一次模232加法或者循环左移或者按位异或操作，并且最多只进行一次模232加法操作。与普通迭代方式压缩运算电路一个时钟周期完成一轮压缩运算不同，折叠结构SM3压缩运算电路以每轮压缩运算增加4个时钟周期为代价，换取了电路规模的减小和压缩运算电路关键路径延时的大幅减小。