公开(公告)号：CN116012882A

公开(公告)日：2023-04-25

申请号：CN202310013765.8

申请日：2023-01-05

Applicant: 华中科技大学

Inventor： 王超 ,  王继鹏 ,  宋建辉 ,  刘炳强 ,  沈梓煊

IPC: G06V40/10 ,  G06V10/56 ,  G06V10/764 ,  G06V10/82 ,  G06N3/082

Abstract: 本发明公开了一种基于HOG‑SVM的行人检测加速系统，属于计算机视觉技术领域和硬件加速设计技术领域。本发明对SVM分类器中的乘累加计算任务和硬件加速电路进行了数学抽象和建模，对乘累加阵列的设计指标进行了参数化，并将阵列的尺寸表达为目标函数。通过对设计参数进行遍历搜索来求解目标函数的最优值，即最小的乘累加阵列尺寸。采用本发明提出的乘累加阵列尺寸优化方法，可以在不降低阵列计算吞吐率的情况下，将所需PE单元的总数由传统方法的105降低到60。本发明采用端到端全流水硬件系统既降低了整个行人检测加速器的处理延迟，实现了高帧率行人检测，也减少了数据搬移所需的功耗，提高了行人检测的能效。

公开(公告)号：CN114860649B

公开(公告)日：2024-10-22

申请号：CN202210409461.9

申请日：2022-04-19

Applicant: 华中科技大学

Inventor： 王超 ,  余国义 ,  詹翊 ,  王继鹏 ,  彭子旋 ,  许家瑞

IPC: G06F15/78 ,  G06F17/18 ,  G06F30/34 ,  G06F115/02

Abstract: 本发明公开了一种扩展卡尔曼滤波的可重构硬件加速系统，属于算法的硬件加速设计领域。本发明在分析EKF算法中矩阵乘法间数据等效性的基础上，设计矩阵数据缓存器，在可重构PE阵列进行当前矩阵乘法计算时，矩阵数据缓存器为其提供先前矩阵乘法计算的矩阵数据，充分实现了矩阵数据的可复用性，减少了片外与片上间的数据搬移，实现了EKF算法中所有矩阵乘法的运算加速，同时降低了能耗。本发明还通过充分利用EKF算法中的数据对称性、数据稀疏性、快速实现三角函数和开方计算、可重构PE阵列配备有FIFO、在片上实现模块间数据交互等优化手段，进一步提高了计算速度。

公开(公告)号：CN118940812A

公开(公告)日：2024-11-12

申请号：CN202410967413.0

申请日：2024-07-18

Applicant: 华中科技大学

Inventor： 王超 ,  银泽华 ,  刘炳强 ,  段子昂 ,  王继鹏 ,  沈梓煊 ,  肖健

IPC: G06N3/063 ,  G06V10/94 ,  G06V10/44 ,  G06V10/82

Abstract: 本发明属于图像处理相关技术领域，其公开了一种基于神经网络特征提取的硬件加速方法及系统，系统包括：按流水线方式运行的编码卷积处理器、共享特征图缓存、特征点检测结构、特征图像素点选择器和描述符生成结构；编码卷积处理器对输入图像进行卷积并将输出存储至共享特征图缓存；特征点检测结构通过卷积及后处理生成特征点；特征图像素点选择器将根据特征点信息生成像素区域；描述符生成结构从共享特征图中仅读取特征点相关像素区域数据并计算描述符。端到端全硬件加速设计避免外存访问，流水线设计提高运算效率，可提前得到特征点像素区域，通过特征图像素点选择器，描述符生成结构仅对像素区域进行处理，由此可以减小资源开销，提升系统能效。

公开(公告)号：CN119919275A

公开(公告)日：2025-05-02

申请号：CN202411977710.X

申请日：2024-12-31

Applicant: 华中科技大学

Inventor： 王超 ,  沈梓煊 ,  肖健 ,  王继鹏 ,  刘炳强

IPC: G06T1/20 ,  G06T1/40 ,  G06T1/60 ,  G06T7/73 ,  G06T7/246 ,  G06N3/049 ,  G06N3/063 ,  G06F9/50 ,  G06F15/177 ,  G06F15/78

Abstract: 本发明属于硬件加速设计相关技术领域，具体涉及一种类脑SLAM算法的动态可重构硬件加速方法及加速器，包括：配置动态可重构双模式处理单元簇DR‑DPC，用于加速执行类脑SLAM算法前端的特征提取、视觉里程计和回环检测三项任务中的累加计算或差分累加计算步骤，由M*N个双模式处理单元组成；所有处理单元并行运行；在执行特征提取的差分计算时，控制DR‑DPC中处理单元在单端口累加模式下运行；在并行执行视觉里程计和回环检测两项任务的差分累加计算时，实时对DR‑DPC中的处理单元组进行任务分配，实现工作负载平衡，控制DR‑DPC中处理单元在双端口差分累加模式下运行。本发明能提高类脑SLAM算法的计算能效和硬件利用率，同时降低资源开销。

公开(公告)号：CN114860649A

公开(公告)日：2022-08-05

申请号：CN202210409461.9

申请日：2022-04-19

Applicant: 华中科技大学

Inventor： 王超 ,  余国义 ,  詹翊 ,  王继鹏 ,  彭子旋 ,  许家瑞

IPC: G06F15/78 ,  G06F17/18 ,  G06F30/34 ,  G06F115/02

Abstract: 本发明公开了一种扩展卡尔曼滤波的可重构硬件加速系统，属于算法的硬件加速设计领域。本发明在分析EKF算法中矩阵乘法间数据等效性的基础上，设计矩阵数据缓存器，在可重构PE阵列进行当前矩阵乘法计算时，矩阵数据缓存器为其提供先前矩阵乘法计算的矩阵数据，充分实现了矩阵数据的可复用性，减少了片外与片上间的数据搬移，实现了EKF算法中所有矩阵乘法的运算加速，同时降低了能耗。本发明还通过充分利用EKF算法中的数据对称性、数据稀疏性、快速实现三角函数和开方计算、可重构PE阵列配备有FIFO、在片上实现模块间数据交互等优化手段，进一步提高了计算速度。