一种基于NOR flash阵列的逻辑电路及操作方法

    公开(公告)号:CN110837355B

    公开(公告)日:2022-05-17

    申请号:CN201910999079.6

    申请日:2019-10-21

    Abstract: 本发明公开了一种基于NOR flash阵列的逻辑电路及操作方法,逻辑电路包括NOR flash阵列以及外围电路;NOR flash阵列用于实现运算并存储运算结果,外围电路用于传输数据及控制信号,从而控制NOR flash阵列的运算及存储过程。通过将不同的逻辑信号写入到NOR flash器件中,在位线、字线和源线施加不同电压,最后读取NOR flash器件浮栅层中的电荷状态,实现不同功能的逻辑运算。本发明提供的基于NOR flash阵列的逻辑电路及操作方法可以在NOR Flash阵列中实现存算一体,同时进行存储与计算,可以大大减少运算数据在运算单元与存储单元间传输时消耗的时间与能量。

    一种运算电路及操作方法

    公开(公告)号:CN108111162B

    公开(公告)日:2020-12-08

    申请号:CN201711358553.4

    申请日:2017-12-17

    Abstract: 本发明公开了一种运算电路及操作方法,计算阵列包括:1T1R阵列以及外围电路;1T1R阵列用于实现运算并存储运算结果,外围电路用于传输数据及控制信号,从而控制1T1R阵列的运算及存储过程;运算电路分别用于实现一位全加器、多位逐位进位加法器及其优化设计、二位数据选择器、多位进位选择加法器以及多位pre‑calculation加法器;运算电路对应的操作方法分别通过控制1T1R器件初始化的电阻状态、字线输入信号、位线输入信号以及源线输入信号完成相应的运算及存储过程。本发明实现了计算与存储的融合,降低了集成电路的复杂性,可实现16种基本的布尔逻辑运算以及多种复杂运算。

    一种逻辑电路操作方法
    3.
    发明授权

    公开(公告)号:CN108092658B

    公开(公告)日:2020-05-19

    申请号:CN201711318680.1

    申请日:2017-12-12

    Abstract: 本发明公开了一种逻辑电路操作方法;其中,逻辑电路包括阻变单元和场效应晶体管;阻变单元的正极作为第一输入端,阻变单元的负极与场效应晶体管的漏极连接后作为级联端,阻变单元的栅极作为第二输入端,场效应晶体管的源极作为接地端;第一输入端用于施加逻辑操作电压;级联端用于外接电路;第二输入端用于施加逻辑输入电压信号;接地端用于接地。进行逻辑操作时,在阻变单元的正极施加Set电压,场效应晶体管的源极接地,栅极接输入信号,以阻变单元的初始阻态作为另一输入,即可实现IMP逻辑功能;通过多步重复操作或外接电路可在这一结构中完成NAND等多种逻辑操作。本发明可实现多种逻辑功能,同时操作简单、易于控制。

    一种基于忆阻器的多进制加法运算电路及其操作方法

    公开(公告)号:CN105739944A

    公开(公告)日:2016-07-06

    申请号:CN201610160051.X

    申请日:2016-03-21

    CPC classification number: G06F7/502 G06F7/50

    Abstract: 本发明公开了一种基于忆阻器的多进制加法运算电路,包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器;第一右旋逻辑门的输入端作为多进制加法运算电路的输入端,第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接,第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端,第一忆阻器的另一端连接至第一右旋逻辑门的输入端,第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端;第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。

    一种基于忆阻器的多进制加法运算电路

    公开(公告)号:CN105739944B

    公开(公告)日:2019-01-04

    申请号:CN201610160051.X

    申请日:2016-03-21

    Abstract: 本发明公开了一种基于忆阻器的多进制加法运算电路,包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器;第一右旋逻辑门的输入端作为多进制加法运算电路的输入端,第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接,第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端,第一忆阻器的另一端连接至第一右旋逻辑门的输入端,第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端;第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。

    一种逻辑运算电路与操作方法

    公开(公告)号:CN106374912B

    公开(公告)日:2018-12-07

    申请号:CN201610817068.8

    申请日:2016-09-12

    Abstract: 本发明公开了一种逻辑运算电路与操作方法;基于1T1R器件多端信号输入的调控特性实现了16种布尔逻辑运算,如AND、OR、NAND等,逻辑运算结果都以非易失性电阻状态存储在1T1R器件中,从而在单个器件中实现逻辑运算功能并同时实现数据存储功能,亦即存储和计算的融合,由此为超越信息器件摩尔定律的限制和突破计算机架构中冯·诺依曼瓶颈奠定器件基础。本发明公开的1T1R器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域,为推动新型计算机架构提供一条新的道路。

    一种基于1T1R器件的计算阵列、运算电路及操作方法

    公开(公告)号:CN108111162A

    公开(公告)日:2018-06-01

    申请号:CN201711358553.4

    申请日:2017-12-17

    Abstract: 本发明公开了一种基于1T1R器件的计算阵列、运算电路及操作方法,计算阵列包括:1T1R阵列以及外围电路;1T1R阵列用于实现运算并存储运算结果,外围电路用于传输数据及控制信号,从而控制1T1R阵列的运算及存储过程;运算电路分别用于实现一位全加器、多位逐位进位加法器及其优化设计、二位数据选择器、多位进位选择加法器以及多位pre‑calculation加法器;运算电路对应的操作方法分别通过控制1T1R器件初始化的电阻状态、字线输入信号、位线输入信号以及源线输入信号完成相应的运算及存储过程。本发明实现了计算与存储的融合,降低了集成电路的复杂性,可实现16种基本的布尔逻辑运算以及多种复杂运算。

    一种逻辑运算电路与操作方法

    公开(公告)号:CN106374912A

    公开(公告)日:2017-02-01

    申请号:CN201610817068.8

    申请日:2016-09-12

    CPC classification number: H03K19/20 H03K19/08

    Abstract: 本发明公开了一种逻辑运算电路与操作方法;基于1T1R器件多端信号输入的调控特性实现了16种布尔逻辑运算,如AND、OR、NAND等,逻辑运算结果都以非易失性电阻状态存储在1T1R器件中,从而在单个器件中实现逻辑运算功能并同时实现数据存储功能,亦即存储和计算的融合,由此为超越信息器件摩尔定律的限制和突破计算机架构中冯·诺依曼瓶颈奠定器件基础。本发明公开的1T1R器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域,为推动新型计算机架构提供一条新的道路。

    一种基于NOR flash阵列的逻辑电路及操作方法

    公开(公告)号:CN110837355A

    公开(公告)日:2020-02-25

    申请号:CN201910999079.6

    申请日:2019-10-21

    Abstract: 本发明公开了一种基于NOR flash阵列的逻辑电路及操作方法,逻辑电路包括NOR flash阵列以及外围电路;NOR flash阵列用于实现运算并存储运算结果,外围电路用于传输数据及控制信号,从而控制NOR flash阵列的运算及存储过程。通过将不同的逻辑信号写入到NOR flash器件中,在位线、字线和源线施加不同电压,最后读取NOR flash器件浮栅层中的电荷状态,实现不同功能的逻辑运算。本发明提供的基于NOR flash阵列的逻辑电路及操作方法可以在NOR Flash阵列中实现存算一体,同时进行存储与计算,可以大大减少运算数据在运算单元与存储单元间传输时消耗的时间与能量。

    一种逻辑电路及其操作方法

    公开(公告)号:CN108092658A

    公开(公告)日:2018-05-29

    申请号:CN201711318680.1

    申请日:2017-12-12

    Abstract: 本发明公开了一种逻辑电路及其操作方法;逻辑电路包括阻变单元和场效应晶体管;阻变单元的正极作为第一输入端,阻变单元的负极与场效应晶体管的漏极连接后作为级联端,阻变单元的栅极作为第二输入端,场效应晶体管的源极作为接地端;第一输入端用于施加逻辑操作电压;级联端用于外接电路;第二输入端用于施加逻辑输入电压信号;接地端用于接地。进行逻辑操作时,在阻变单元的正极施加Set电压,场效应晶体管的源极接地,栅极接输入信号,以阻变单元的初始阻态作为另一输入,即可实现IMP逻辑功能;通过多步重复操作或外接电路可在这一结构中完成NAND等多种逻辑操作。本发明可实现多种逻辑功能,同时操作简单、易于控制。

Patent Agency Ranking