-
公开(公告)号：CN106373611A
公开(公告)日：2017-02-01
申请号：CN201610863551.X
申请日：2016-09-29
Applicant: 华中科技大学
Abstract: 本发明公开了一种存储与计算阵列结构及其操作方法，其阵列结构包括一块阻变单元交叉杆阵列M、第一至第四选通区域S1-S4、n个位线电压源U1n-Unn及m个字线电压源Um1-Umm，以及n个位线接地电阻R1n-Rnn及m个字线接地电阻Rm1-Rmm；阻变单元交叉杆阵列与电压源和接地电阻之间由选通区域隔开；当用于进行计算时，由选通区域选通参与计算的阻变单元及电压源和接地电阻，构成实质蕴涵(IMP)逻辑电路；本发明将传统的基于IMP逻辑的阻变阵列进行扩展，使IMP计算不仅可以在某一行中的阻变单元上进行，还可以在某一列中的阻变单元上进行，极大地提高了对阵列的利用率，提升了计算效率，使得数据在阵列中的存储与计算等功能都变得更加灵活。
-
公开(公告)号：CN108111162A
公开(公告)日：2018-06-01
申请号：CN201711358553.4
申请日：2017-12-17
Applicant: 华中科技大学
IPC: H03K19/173 , G11C13/00
Abstract: 本发明公开了一种基于1T1R器件的计算阵列、运算电路及操作方法，计算阵列包括：1T1R阵列以及外围电路；1T1R阵列用于实现运算并存储运算结果，外围电路用于传输数据及控制信号，从而控制1T1R阵列的运算及存储过程；运算电路分别用于实现一位全加器、多位逐位进位加法器及其优化设计、二位数据选择器、多位进位选择加法器以及多位pre‑calculation加法器；运算电路对应的操作方法分别通过控制1T1R器件初始化的电阻状态、字线输入信号、位线输入信号以及源线输入信号完成相应的运算及存储过程。本发明实现了计算与存储的融合，降低了集成电路的复杂性，可实现16种基本的布尔逻辑运算以及多种复杂运算。
-
公开(公告)号：CN106981567A
公开(公告)日：2017-07-25
申请号：CN201710164794.9
申请日：2017-03-20
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于光电耦合忆阻器的人工突触器件及其调制方法,该人工突触器件包括上电极、下电极以及位于上、下电极之间的功能材料层，上电极、功能层材料及下电极共同形成三明治结构；其中，功能材料层由具有光电导效应的材料制成，下电极为透明导电电极；电信号通过上电极、下电极输入，光信号则通过透明导电电极输入；本发明提供的这种人工突触器件在电信号之外引入光作为另一端调控信号，将二端人工突触器件的调控端扩至三端；添加的这一端使得人工突触器件可在外界光学激励信号下发生阻值变化，通过对光学激励信号强度、频率及光脉冲时间的选择调控，能够将该人工突触器件配置到相应的多个阻态，相应实现多种突触可塑性功能。
-
公开(公告)号：CN106374912A
公开(公告)日：2017-02-01
申请号：CN201610817068.8
申请日：2016-09-12
Applicant: 华中科技大学
Abstract: 本发明公开了一种逻辑运算电路与操作方法；基于1T1R器件多端信号输入的调控特性实现了16种布尔逻辑运算，如AND、OR、NAND等，逻辑运算结果都以非易失性电阻状态存储在1T1R器件中，从而在单个器件中实现逻辑运算功能并同时实现数据存储功能，亦即存储和计算的融合，由此为超越信息器件摩尔定律的限制和突破计算机架构中冯·诺依曼瓶颈奠定器件基础。本发明公开的1T1R器件能够作为基本单元应用于新型固态存储器、逻辑运算器、可编程门阵列和片上系统等领域，为推动新型计算机架构提供一条新的道路。
-
公开(公告)号：CN104124960A
公开(公告)日：2014-10-29
申请号：CN201410279445.8
申请日：2014-06-20
Applicant: 华中科技大学
IPC: H03K19/173
CPC classification number: H03K19/0002 , H03K19/0021 , H03K19/0813 , H03K19/20
Abstract: 本发明公开了一种非易失性布尔逻辑运算电路及其操作方法，布尔逻辑运算电路具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；第一阻变元件M1的负极作为逻辑运算电路的第一输入端，第二阻变元件M2的负极作为逻辑运算电路的第二输入端，第二阻变元件M2的正极与第一阻变元件M1的正极连接后作为逻辑运算电路的输出端。本发明通过对非易失性布尔逻辑运算电路进行操作可实现至少16种基本布尔逻辑操作。通过两个阻变元件搭建的逻辑电路，可根据需求实现至少16种基本布尔逻辑运算，逻辑运算的结果直接存储在阻变元件的电阻状态中，实现了计算和存储的融合，并且逻辑电路所需的器件数少、操作简单，因此，可以节省计算功耗和时间，提高计算效率。
-
Patent Agency Ranking
公开(公告)号：CN108111162B
公开(公告)日：2020-12-08
申请号：CN201711358553.4
申请日：2017-12-17
Applicant: 华中科技大学
IPC: H03K19/173 , G11C13/00
Abstract: 本发明公开了一种运算电路及操作方法，计算阵列包括：1T1R阵列以及外围电路；1T1R阵列用于实现运算并存储运算结果，外围电路用于传输数据及控制信号，从而控制1T1R阵列的运算及存储过程；运算电路分别用于实现一位全加器、多位逐位进位加法器及其优化设计、二位数据选择器、多位进位选择加法器以及多位pre‑calculation加法器；运算电路对应的操作方法分别通过控制1T1R器件初始化的电阻状态、字线输入信号、位线输入信号以及源线输入信号完成相应的运算及存储过程。本发明实现了计算与存储的融合，降低了集成电路的复杂性，可实现16种基本的布尔逻辑运算以及多种复杂运算。
-
公开(公告)号：CN108092658B
公开(公告)日：2020-05-19
申请号：CN201711318680.1
申请日：2017-12-12
Applicant: 华中科技大学
IPC: H03K19/003 , H03K19/0948
Abstract: 本发明公开了一种逻辑电路操作方法；其中，逻辑电路包括阻变单元和场效应晶体管；阻变单元的正极作为第一输入端，阻变单元的负极与场效应晶体管的漏极连接后作为级联端，阻变单元的栅极作为第二输入端，场效应晶体管的源极作为接地端；第一输入端用于施加逻辑操作电压；级联端用于外接电路；第二输入端用于施加逻辑输入电压信号；接地端用于接地。进行逻辑操作时，在阻变单元的正极施加Set电压，场效应晶体管的源极接地，栅极接输入信号，以阻变单元的初始阻态作为另一输入，即可实现IMP逻辑功能；通过多步重复操作或外接电路可在这一结构中完成NAND等多种逻辑操作。本发明可实现多种逻辑功能，同时操作简单、易于控制。
-
公开(公告)号：CN105739944A
公开(公告)日：2016-07-06
申请号：CN201610160051.X
申请日：2016-03-21
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的多进制加法运算电路，包括第一忆阻器、第二忆阻器、第三忆阻器、第一右旋逻辑门、第二右旋逻辑门、第一电压转换器和第二电压转换器；第一右旋逻辑门的输入端作为多进制加法运算电路的输入端，第一右旋逻辑门、第一电压转换器、第二右旋逻辑门和第二电压转换器依次连接，第一忆阻器的一端、第二忆阻器的一端和第三忆阻器的一端连接后作为多进制加法运算电路的输出端，第一忆阻器的另一端连接至第一右旋逻辑门的输入端，第二忆阻器的另一端连接至第一电压转换器与第二右旋逻辑门的连接端；第三忆阻器的另一端连接至第二电压转换器的输出端。本发明能够基于忆阻器所具有的多电阻状态转变并可以发生非易失性变化的特性实现多值逻辑运算。
-
公开(公告)号：CN104851456A
公开(公告)日：2015-08-19
申请号：CN201510197740.3
申请日：2015-04-24
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的通用编程模块及其操作方法，可编程模块包括阻变元件、电阻R1、第一N型MOS管、第一P型MOS管、第二N型MOS管和第二P型MOS管；第一N型MOS管的漏极和第一P型MOS管的漏极均连接至阻变元件的一端，第一N型MOS管的源极和第一P型MOS管的源极连接后与电阻R1的一端连接，第一N型MOS管的栅极与第一P型MOS管的栅极连接后与电阻R1的另一端连接；第二N型MOS管的漏极与第二P型MOS管的漏极均连接至阻变元件的另一端，第二N型MOS管的源极与第二P型MOS管的源极均接地，第二N型MOS管的栅极与第二P型MOS管的栅极与电阻R1的一端连接。本发明通过改变阻变元件的阻值来改变电路的性能，并且操作简单，响应速度快，节省时间，提高电路工作效率。
-
公开(公告)号：CN108092658A
公开(公告)日：2018-05-29
申请号：CN201711318680.1
申请日：2017-12-12
Applicant: 华中科技大学
IPC: H03K19/003 , H03K19/0948
Abstract: 本发明公开了一种逻辑电路及其操作方法；逻辑电路包括阻变单元和场效应晶体管；阻变单元的正极作为第一输入端，阻变单元的负极与场效应晶体管的漏极连接后作为级联端，阻变单元的栅极作为第二输入端，场效应晶体管的源极作为接地端；第一输入端用于施加逻辑操作电压；级联端用于外接电路；第二输入端用于施加逻辑输入电压信号；接地端用于接地。进行逻辑操作时，在阻变单元的正极施加Set电压，场效应晶体管的源极接地，栅极接输入信号，以阻变单元的初始阻态作为另一输入，即可实现IMP逻辑功能；通过多步重复操作或外接电路可在这一结构中完成NAND等多种逻辑操作。本发明可实现多种逻辑功能，同时操作简单、易于控制。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.02 seconds)
