-
公开(公告)号：CN119883183A
公开(公告)日：2025-04-25
申请号：CN202510361286.4
申请日：2025-03-26
Applicant: 华中科技大学
IPC: G06F7/50
Abstract: 本发明公开了一种基于忆阻器的近似加法器电路的控制方法及近似加法器装置，属于微电子器件技术领域；其中，近似加法器电路仅包括2n+1个忆阻器和一个电阻，本发明将两个n‑bit数的近似相加过程划分为初始化和n轮近似加法子过程，并使每一轮近似加法子过程均执行1‑bit近似加法操作；在每一轮近似加法子过程中选取对应的第一、第二、第三忆阻器，只需要对第一和第二忆阻器进行置态及对各忆阻器和电阻进行加压三步操作即可实现1‑bit近似加法操作，使得整个近似加法所需的实际操作步骤仅为2n+1步；与现有的n‑bit近似加法器相比，能够在采用较少的器件和操作步骤的条件下以较高的计算精度实现近似加法运算。
-
公开(公告)号：CN119883183B
公开(公告)日：2025-05-23
申请号：CN202510361286.4
申请日：2025-03-26
Applicant: 华中科技大学
IPC: G06F7/50
Abstract: 本发明公开了一种基于忆阻器的近似加法器电路的控制方法及近似加法器装置，属于微电子器件技术领域；其中，近似加法器电路仅包括2n+1个忆阻器和一个电阻，本发明将两个n‑bit数的近似相加过程划分为初始化和n轮近似加法子过程，并使每一轮近似加法子过程均执行1‑bit近似加法操作；在每一轮近似加法子过程中选取对应的第一、第二、第三忆阻器，只需要对第一和第二忆阻器进行置态及对各忆阻器和电阻进行加压三步操作即可实现1‑bit近似加法操作，使得整个近似加法所需的实际操作步骤仅为2n+1步；与现有的n‑bit近似加法器相比，能够在采用较少的器件和操作步骤的条件下以较高的计算精度实现近似加法运算。
-
公开(公告)号：CN119892063A
公开(公告)日：2025-04-25
申请号：CN202510361198.4
申请日：2025-03-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的多数门逻辑电路、控制方法、装置及应用，属于微电子器件技术领域；包括电阻及负极均与电阻的一端相连的两个相同的忆阻器M1、M2；本发明充分利用了忆阻器的阻态特性，通过在忆阻器M2的初始阻态为高阻值状态的基础上，设置忆阻器M1的阻态为与逻辑值c相对应的阻态，忆阻器M1的正极、M2的正极、电阻另一端的输入电压一一对应为与逻辑值b相关的电压‑V(b)‑Vp、与逻辑值a相关的电压V(a)、与逻辑值b相关的电压‑V(b)，由此实现了逻辑值a、b、c的多数门逻辑运算；本发明仅需要采用两个忆阻器即可实现多数门逻辑运算，降低了电路面积开销。
-
-
Search Results
3
records
(took 0.017 seconds)
