-
公开(公告)号：CN112534414B
公开(公告)日：2024-07-23
申请号：CN201980051540.3
申请日：2019-05-30
Applicant: 北欧半导体公司
IPC: G06F11/36
Abstract: 一种集成电路器件(100)，其具有处理器(128)、软件跟踪消息处理系统(110)、软件跟踪消息接收器外围设备(122)和硬件互连系统(132)。互连系统(132)能够将软件跟踪消息从所述处理器(128)导向所述软件跟踪消息处理系统(110)，并且能够将软件跟踪消息从所述处理器(128)导向所述软件跟踪消息接收器外围设备(122)。当从所述处理器(128)接收到软件跟踪消息时，所述软件跟踪消息接收器外围设备(122)可向所述处理器(128)呈现互连延迟，所述互连延迟等于或基本上等于如果所述软件跟踪消息处理系统(110)已接收到所述软件跟踪消息，则所述软件跟踪消息处理系统(110)将会向所述处理器(128)呈现的互连延迟。
-
Patent Agency Ranking
公开(公告)号：CN112088503B
公开(公告)日：2024-04-12
申请号：CN201980029878.9
申请日：2019-04-09
Applicant: 北欧半导体公司
Inventor： 乔妮·简妮特伊
Abstract: 一种无线电接收器设备(1)，其被布置成接收用多个数据符号调制的无线电信号(38)，其包括模数转换器(32)，所述模数转换器(32)由第一时钟信号(54)计时且被布置成接收所述无线电信号并产生数字信号(56，58)。被布置成接收由所述模数转换器产生的所述数字信号的数字电路部分(6)包括数字处理单元(62a‑c，64a‑c)，所述数字处理单元(62a‑c，64a‑c)由从所述第一时钟导出的第二时钟(84)计时且被布置成处理所述数字信号并以输出采样率产生输出信号(90，92)。由所述第二时钟计时的计数器(72)以输出采样率对样本数量进行计数。由网络时钟(76)的参考计时的网络计时器(74)产生与所述第一时钟同步(70)的接收器使能标志(78)。仅在所述同步标志(80)被设置时才启用所述计数器。所述计数器被布置成在所述样本数量超过预定阈值时设置触发标志(98)。缓冲器(100)被布置成接收所述输出信号且仅在所述触发标志被设置时才启用。
-
公开(公告)号：CN112534414A
公开(公告)日：2021-03-19
申请号：CN201980051540.3
申请日：2019-05-30
Applicant: 北欧半导体公司
IPC: G06F11/36
Abstract: 一种集成电路器件(100)，其具有处理器(128)、软件跟踪消息处理系统(110)、软件跟踪消息接收器外围设备(122)和硬件互连系统(132)。互连系统(132)能够将软件跟踪消息从所述处理器(128)导向所述软件跟踪消息处理系统(110)，并且能够将软件跟踪消息从所述处理器(128)导向所述软件跟踪消息接收器外围设备(122)。当从所述处理器(128)接收到软件跟踪消息时，所述软件跟踪消息接收器外围设备(122)可向所述处理器(128)呈现互连延迟，所述互连延迟等于或基本上等于如果所述软件跟踪消息处理系统(110)已接收到所述软件跟踪消息，则所述软件跟踪消息处理系统(110)将会向所述处理器(128)呈现的互连延迟。
-
公开(公告)号：CN108476042B
公开(公告)日：2021-12-14
申请号：CN201680075446.8
申请日：2016-10-31
Applicant: 北欧半导体公司
Abstract: 射频收发器装置，包括控制寄存器单元及中央处理单元，控制寄存器单元包括一个或多个寄存器，中央处理单元配置成通过内存总线访问一个或多个寄存器。该装置还包括序列发生器模块，其包括通过控制总线连接至中央处理单元的一个或多个配置寄存器且还包括一个或多个触发输入。序列发生器内存模块连接至序列发生器模块且配置成存储包括用以读取自及/或写入至控制寄存器单元内部的寄存器的指令的一个或多个读/写命令。序列发生器模块配置成当通过一个或多个触发输入中的至少一者而接收触发事件时执行一个或多个读/写命令。
-
公开(公告)号：CN112088503A
公开(公告)日：2020-12-15
申请号：CN201980029878.9
申请日：2019-04-09
Applicant: 北欧半导体公司
Inventor： 乔妮·简妮特伊
Abstract: 一种无线电接收器设备(1)，其被布置成接收用多个数据符号调制的无线电信号(38)，其包括模数转换器(32)，所述模数转换器(32)由第一时钟信号(54)计时且被布置成接收所述无线电信号并产生数字信号(56，58)。被布置成接收由所述模数转换器产生的所述数字信号的数字电路部分(6)包括数字处理单元(62a‑c，64a‑c)，所述数字处理单元(62a‑c，64a‑c)由从所述第一时钟导出的第二时钟(84)计时且被布置成处理所述数字信号并以输出采样率产生输出信号(90，92)。由所述第二时钟计时的计数器(72)以输出采样率对样本数量进行计数。由网络时钟(76)的参考计时的网络计时器(74)产生与所述第一时钟同步(70)的接收器使能标志(78)。仅在所述同步标志(80)被设置时才启用所述计数器。所述计数器被布置成在所述样本数量超过预定阈值时设置触发标志(98)。缓冲器(100)被布置成接收所述输出信号且仅在所述触发标志被设置时才启用。
-
公开(公告)号：CN108476042A
公开(公告)日：2018-08-31
申请号：CN201680075446.8
申请日：2016-10-31
Applicant: 北欧半导体公司
CPC classification number: G06F9/30101 , G06F9/3881 , H04B1/0003
Abstract: 射频收发器装置，包括控制寄存器单元及中央处理单元，控制寄存器单元包括一个或多个寄存器，中央处理单元配置成通过内存总线访问一个或多个寄存器。该装置还包括序列发生器模块，其包括通过控制总线连接至中央处理单元的一个或多个配置寄存器且还包括一个或多个触发输入。序列发生器内存模块连接至序列发生器模块且配置成存储包括用以读取自及/或写入至控制寄存器单元内部的寄存器的指令的一个或多个读/写命令。序列发生器模块配置成当通过一个或多个触发输入中的至少一者而接收触发事件时执行一个或多个读/写命令。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
