-
公开(公告)号：CN109491854B
公开(公告)日：2022-03-22
申请号：CN201710816451.6
申请日：2017-09-12
Applicant: 北京遥感设备研究所
IPC: G06F11/273
Abstract: 本发明公开了一种基于FPGA的SoC原型验证方法，所采用的原型验证系统由母板和子板两部分构成，所述母板的FPGA包含SoC待测模块(1)以及母板接口控制模块(2)；子板通过测试连接器(3)与母板连接；子板FPGA包含子板接口控制模块(4)以及测试接口(5)；母板接口控制模块(2)利用时分复用技术将待测模块信号压缩发送到子板接口控制模块(4)，子板接口控制模块(4)提取并解析信号分配到测试接口(5)，测试接口(5)与测试设备连接。本方法摆脱了原型验证系统FPGA存储资源有限，使用内建逻辑分析仪工具ChipScope受到测试信号位宽、采样深度限制，由于不需使用ChipScope，可以显著降低FPGA存储资源使用率，缩短FPGA实现过程，对提高验证测试效率有很高实用价值。
-
公开(公告)号：CN110719120B
公开(公告)日：2021-08-13
申请号：CN201910976001.2
申请日：2019-10-15
Applicant: 北京遥感设备研究所
Abstract: 本发明公开了一种通用可配置MSK或QPSK软扩频调制系统，所述计数模块(1)通过多级联计数器实现扩频速率控制；所述基带数据存储模块(2)和基带数据提取模块(3)联合提取多比特基带数据；所述扩频码相位映射模块(5)根据多比特基带数据从所述扩频码缓存模块(4)选取相应相位扩频码输出；扩频码经过扩频码差分编码模块(6)、扩频码串并转换模块(7)、扩频码星座图映射模块(8)和扩频码采用输出模块(9)后形成扩频数据流；所述扩频数据流在MSK模式下经过所述NCO混频模块输出调制结果，在QPSK模式下经过所述成型滤波模块(11)输出或直接输出调制结果。本发明可灵活配置QPSK或MSK模式，且每种模式下软扩频相关参数也可动态配置，通用性强。
-
公开(公告)号：CN110336581B
公开(公告)日：2020-11-13
申请号：CN201910616133.4
申请日：2019-07-09
Applicant: 北京遥感设备研究所
Abstract: 本发明公开了一种通用可配置MSK或QPSK直序扩频调制系统及方法，其中，所述输出速率控制模块(1)通过多级联计数器实现扩频速率控制；所述数据流控制模块(2)实现按扩频速率形成基带数据流；所述MSK/QPSK复用扩频过程模块(3)完成差分编码、串并转换、扩频码映射和星座图映射等扩频功能；MSK模式下扩频数据流经过所述NCO混频模块(4)输出调制结果，QPSK模式下扩频数据流经过所述成型滤波模块输出或直接输出调制结果。本发明能可选实现QPSK或MSK扩频调制运算，且码速率、PN码长度内容等均可动态配置，避免重复设计。
-
公开(公告)号：CN107919997A
公开(公告)日：2018-04-17
申请号：CN201710944859.1
申请日：2017-10-12
Applicant: 北京遥感设备研究所
IPC: H04L12/26
Abstract: 本发明公开了一种基于DSP的丢帧检测方法及系统，本发明通过将DSP收到的频率源组合发送的数据与原始数据进行对比，数据一致时DSP产生中断，组后比较频率源组合发出的帧数和DSP的计数器累加值；当数值一致时，判定没有丢帧；当DSP的计数器累加值比频率源发出的帧数少时，判定丢帧。本发明能够解决测试人员长时间观测示波器容易引入人为误差并且不能定量分析丢帧率的问题，为产品调试提供了一种便捷的检测方法。
-
公开(公告)号：CN110188415B
公开(公告)日：2023-05-26
申请号：CN201910395108.8
申请日：2019-05-13
Applicant: 北京遥感设备研究所
Abstract: 本发明公开了一种通用循环冗余校验电路IP核的实现方法及系统，所述方法包括；根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。本发明的优点是：实现简单，通过处理器在线配置参数对数据进行循环冗余校验，简单灵活，在不改变硬件的基础上能够快速生成所需校验码，并能适应两种常用循环冗余校验电路形式，避免重复设计，节省设计成本；同时相比于软件循环冗余校验显著提升校验效率。
-
Patent Agency Ranking
公开(公告)号：CN114860647A
公开(公告)日：2022-08-05
申请号：CN202210273488.X
申请日：2022-03-18
Applicant: 北京遥感设备研究所
IPC: G06F15/78
Abstract: 本公开的实施例提供了一种应用于雷达的SoC芯片，芯片包括雷达信号处理加速器IP、片内存储设备、通用接口IP以及高性能处理器；其中，雷达信号处理加速器IP用于运行雷达信号处理算法对输入的待处理信号进行处理；高性能处理器用于对雷达信号处理加速器IP以及片内存储设备进行控制。以此方式设计的SoC芯片，针对雷达信号的处理将更加合理以及高效，进而可以缩小雷达产品的体积和成本，降低使用功耗。
-
公开(公告)号：CN114722750A
公开(公告)日：2022-07-08
申请号：CN202210273489.4
申请日：2022-03-18
Applicant: 北京遥感设备研究所
IPC: G06F30/33 , G06F16/25 , G06F115/02
Abstract: 本公开的实施例提供了一种SOC芯片仿真验证方法、装置、设备和存储介质。该方法包括：获取真实环境数据；对真实环境数据进行格式转换，生成仿真激励数据；根据仿真激励数据对SOC芯片进行仿真验证，得到仿真结果。以此方式，保证了仿真激励数据的真实性与准确性，提高了SOC芯片仿真效果。
-
公开(公告)号：CN109491854A
公开(公告)日：2019-03-19
申请号：CN201710816451.6
申请日：2017-09-12
Applicant: 北京遥感设备研究所
IPC: G06F11/273
Abstract: 本发明公开了一种基于FPGA的SoC原型验证方法，所采用的原型验证系统由母板和子板两部分构成，所述母板的FPGA包含SoC待测模块(1)以及母板接口控制模块(2)；子板通过测试连接器(3)与母板连接；子板FPGA包含子板接口控制模块(4)以及测试接口(5)；母板接口控制模块(2)利用时分复用技术将待测模块信号压缩发送到子板接口控制模块(4)，子板接口控制模块(4)提取并解析信号分配到测试接口(5)，测试接口(5)与测试设备连接。本方法摆脱了原型验证系统FPGA存储资源有限，使用内建逻辑分析仪工具ChipScope受到测试信号位宽、采样深度限制，由于不需使用ChipScope，可以显著降低FPGA存储资源使用率，缩短FPGA实现过程，对提高验证测试效率有很高实用价值。
-
公开(公告)号：CN114781429A
公开(公告)日：2022-07-22
申请号：CN202210272645.5
申请日：2022-03-18
Applicant: 北京遥感设备研究所
Abstract: 本发明的实施例提供了一种数字下变频IP的仿真方法、装置及电子设备。所述方法包括获取多类型的信噪比数据；将所述信噪比数据输入数字下变频IP核进行数字信号处理，得到数字信号处理结果；以及将所述信噪比数据输入仿真模型平台进行仿真，得到仿真结果；将所述数字信号处理结果和仿真结果进行对比分析，得到分析结果。以此方式，可以简化雷达信号的仿真过程，提高仿真结果的可测试性。
-
公开(公告)号：CN109889694B
公开(公告)日：2021-03-02
申请号：CN201910130008.2
申请日：2019-02-21
Applicant: 北京遥感设备研究所
Abstract: 本发明公开了一种基于场景红外图像非线性校正SoC并行优化系统和方法，所述方法包括：第一步，使用SoC芯片上图像加速模块的非线性校正功能对图像进行定标校正；第二步，使用SoC图像加速模块的高斯滤波处理器对定标校正图像进行滤波处理；第三步，将当前帧定标校正图像和前一帧低通图像信息合成时域低通滤波图像；第四步，将当前帧校正后图像键入合成的时域低通滤波图像，最终获得基于场景校正结果。本发明利用场景图像两帧之间时域信息合成时域低通滤波数据，有效消除了图像噪声；并利用了具有自主知识产权的SoC芯片图像加速模块优化了基于场景的红外图像非均匀校正算法，形成流水化处理，减少图像存储次数，显著提高了图像算法处理效率。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
