-
公开(公告)号：CN108449554A
公开(公告)日：2018-08-24
申请号：CN201810281346.1
申请日：2018-04-02
Applicant: 北京理工大学
Abstract: 本发明涉及一种基于SoC的多源图像配准融合加速系统及控制方法，属于图像处理技术领域。本发明采用软硬件协同设计的思想，硬件平台系统包括片上系统和周边外设器件；片上系统异构了硬核ARM处理器与FPGA并行逻辑，其中硬核ARM处理器搭载嵌入式操作系统，FPGA并行逻辑实现图像采集、配准融合加速处理和图像显示功能；周边外设器件用于支持操作系统交互、实现加速系统图像数据接口。软件视频流控制方法采用多线程控制方法，实现视频流在FPGA并行逻辑中各逻辑功能模块间的快速、有序处理。本发明于单芯片上实现了多源图像传感器配准与融合处理，速度达到60FPS且无明显延迟，达到了实时处理的目的。
-
公开(公告)号：CN108510533B
公开(公告)日：2021-08-17
申请号：CN201810281288.2
申请日：2018-04-02
Applicant: 北京理工大学
Abstract: 本发明涉及基于FPGA的傅立叶梅林配准与拉普拉斯融合图像加速系统，属于数字信号处理技术领域。设计思想是将算法划分为若干处理阶段，在不同处理阶段组合相应流处理算子实现算法的加速处理；硬件架构包括负责处理阶段控制的顶层控制器，实现具体运算的底层流处理算子，存储中间数据的数据缓存器，以及实现顶层控制器与底层流处理算子间数据交互的数据同步器。加速系统可以有效发挥流水处理高速、大吞吐量、低延迟的优点，减轻了片上缓存的需求，并通过组合实现了一定程度的灵活；实验证明，系统能够在10ms左右实现256x256像素大小图像的配准与融合，同时获得很高的配准精度，有效解决了图像配准融合处理实时性不高的问题。
-
公开(公告)号：CN108510533A
公开(公告)日：2018-09-07
申请号：CN201810281288.2
申请日：2018-04-02
Applicant: 北京理工大学
Abstract: 本发明涉及基于FPGA的傅立叶梅林配准与拉普拉斯融合图像加速系统，属于数字信号处理技术领域。设计思想是将算法划分为若干处理阶段，在不同处理阶段组合相应流处理算子实现算法的加速处理；硬件架构包括负责处理阶段控制的顶层控制器，实现具体运算的底层流处理算子，存储中间数据的数据缓存器，以及实现顶层控制器与底层流处理算子间数据交互的数据同步器。加速系统可以有效发挥流水处理高速、大吞吐量、低延迟的优点，减轻了片上缓存的需求，并通过组合实现了一定程度的灵活；实验证明，系统能够在10ms左右实现256x256像素大小图像的配准与融合，同时获得很高的配准精度，有效解决了图像配准融合处理实时性不高的问题。
-
-
Search Results
3
records
(took 0.021 seconds)
