-
公开(公告)号：CN108449554A
公开(公告)日：2018-08-24
申请号：CN201810281346.1
申请日：2018-04-02
Applicant: 北京理工大学
Abstract: 本发明涉及一种基于SoC的多源图像配准融合加速系统及控制方法，属于图像处理技术领域。本发明采用软硬件协同设计的思想，硬件平台系统包括片上系统和周边外设器件；片上系统异构了硬核ARM处理器与FPGA并行逻辑，其中硬核ARM处理器搭载嵌入式操作系统，FPGA并行逻辑实现图像采集、配准融合加速处理和图像显示功能；周边外设器件用于支持操作系统交互、实现加速系统图像数据接口。软件视频流控制方法采用多线程控制方法，实现视频流在FPGA并行逻辑中各逻辑功能模块间的快速、有序处理。本发明于单芯片上实现了多源图像传感器配准与融合处理，速度达到60FPS且无明显延迟，达到了实时处理的目的。
-
公开(公告)号：CN102769461B
公开(公告)日：2014-06-25
申请号：CN201210256510.6
申请日：2012-07-23
Applicant: 北京理工大学
Abstract: 本发明属于数字信号处理技术领域，涉及一种提高DDS信号源输出可靠性的方法及系统。本方法中DDS信号源的微处理器通过上位机的控制参数生成DDS芯片的配置参数，输入DDS模块，同时存储；对某个能反映DDS模块工作状态的中间信号的频率进行监控，同时与根据DDS模块的配置参数得到的该中间信号的正常频率进行比较，一旦发现二者不一致，则表明DDS信号源工作异常，发送一个中断信号给微处理器，读取存储的配置参数，重新发送至DDS芯片，使其正常工作。本发明能够有效提高信号源输出控制可靠性，所设计的系统能适应机载和强干扰环境下的工作。
-
公开(公告)号：CN102768499A
公开(公告)日：2012-11-07
申请号：CN201210256526.7
申请日：2012-07-23
Applicant: 北京理工大学
IPC: G05B19/042
Abstract: 本发明属于数字信号处理技术领域，涉及一种提高DDS信号源控制可靠性的方法及系统。本方法中DDS信号源的微处理器通过上位机的控制参数生成DDS芯片的配置参数以及理论上的工作周期T，并存储。同时内部生成一个正负跳变的电平，其产生频率与微处理器的实时工作频率相同，并在DDS信号源工作过程中不停输出，对其计时，得到一次跳变的时间间隔为t，将其与微处理器理论上的工作周期T相比较。若t=T，则表明DDS信号源工作正常；若t不等于T，则工作出现异常，DDS芯片重新读取微处理器中存储的配置参数，从而使系统恢复正常工作状态。本方法能够有效提高信号源控制可靠性，所设计的系统能适应机载和强干扰环境下的工作。
-
公开(公告)号：CN101950955B
公开(公告)日：2012-06-27
申请号：CN201010269153.8
申请日：2010-08-31
Applicant: 北京理工大学
Abstract: 本发明公开一种防超压防浪涌电压控制电路。通过控制场效应管的开闭来实现对输出电压的控制，当输出的电压高于设置的电压上限时，场效应管的栅极电位被拉低，场效应管处于关闭状态，此时负载消耗电容中存储的电荷；当输出的电压低于设置的电压下限时，场效应管的栅极电位被拉高，场效应管处于导通状态，此时通过场效应管输入的电流对负载进行供电并对电容进行充电。本发明可以防止持续的高压及浪涌损坏负载，同时通过电容来保证在场效应管关闭时持续对负载进行供电。同时本发明可以根据负载的额定电压对电路进行调节，使得输出的电压与负载的额定电压相匹配，以便适用于具有不同额定电压的负载。
-
公开(公告)号：CN108510533B
公开(公告)日：2021-08-17
申请号：CN201810281288.2
申请日：2018-04-02
Applicant: 北京理工大学
Abstract: 本发明涉及基于FPGA的傅立叶梅林配准与拉普拉斯融合图像加速系统，属于数字信号处理技术领域。设计思想是将算法划分为若干处理阶段，在不同处理阶段组合相应流处理算子实现算法的加速处理；硬件架构包括负责处理阶段控制的顶层控制器，实现具体运算的底层流处理算子，存储中间数据的数据缓存器，以及实现顶层控制器与底层流处理算子间数据交互的数据同步器。加速系统可以有效发挥流水处理高速、大吞吐量、低延迟的优点，减轻了片上缓存的需求，并通过组合实现了一定程度的灵活；实验证明，系统能够在10ms左右实现256x256像素大小图像的配准与融合，同时获得很高的配准精度，有效解决了图像配准融合处理实时性不高的问题。
-
Patent Agency Ranking
公开(公告)号：CN108681704A
公开(公告)日：2018-10-19
申请号：CN201810460351.9
申请日：2018-05-15
Applicant: 北京理工大学
CPC classification number: G06K9/00255 , G06K9/6256
Abstract: 一种基于深度学习的人脸识别系统，属于深度学习及图像处理技术领域。包括PC端网络训练模块、片上系统和周边外设模块：PC端网络训练模块包括数据集处理、CNN训练、初始化、梯度回传、反向传播以及前向传播单元；首先在PC端网络模块中构建网络结构，同时采集足够的人脸训练集，训练出一个可用的深度学习人脸识别网络；片上系统包括图像采集模块、fifo控制模块、深度学习人脸识别模块、人员信息存储模块和图像显示模块。在50MHz时钟下识别速度上可以达到400FPS；识别精度高达99.25％可比拟人眼识别精度；训练集涵盖各种光照条件，可以在大部分的光照条件下完成识别功能，拥有很好的鲁棒性。
-
公开(公告)号：CN101950955A
公开(公告)日：2011-01-19
申请号：CN201010269153.8
申请日：2010-08-31
Applicant: 北京理工大学
Abstract: 本发明公开一种防超压防浪涌电压控制电路。通过控制场效应管的开闭来实现对输出电压的控制，当输出的电压高于设置的电压上限时，场效应管的栅极电位被拉低，场效应管处于关闭状态，此时负载消耗电容中存储的电荷；当输出的电压低于设置的电压下限时，场效应管的栅极电位被拉高，场效应管处于导通状态，此时通过场效应管输入的电流对负载进行供电并对电容进行充电。本发明可以防止持续的高压及浪涌损坏负载，同时通过电容来保证在场效应管关闭时持续对负载进行供电。同时本发明可以根据负载的额定电压对电路进行调节，使得输出的电压与负载的额定电压相匹配，以便适用于具有不同额定电压的负载。
-
公开(公告)号：CN108510533A
公开(公告)日：2018-09-07
申请号：CN201810281288.2
申请日：2018-04-02
Applicant: 北京理工大学
Abstract: 本发明涉及基于FPGA的傅立叶梅林配准与拉普拉斯融合图像加速系统，属于数字信号处理技术领域。设计思想是将算法划分为若干处理阶段，在不同处理阶段组合相应流处理算子实现算法的加速处理；硬件架构包括负责处理阶段控制的顶层控制器，实现具体运算的底层流处理算子，存储中间数据的数据缓存器，以及实现顶层控制器与底层流处理算子间数据交互的数据同步器。加速系统可以有效发挥流水处理高速、大吞吐量、低延迟的优点，减轻了片上缓存的需求，并通过组合实现了一定程度的灵活；实验证明，系统能够在10ms左右实现256x256像素大小图像的配准与融合，同时获得很高的配准精度，有效解决了图像配准融合处理实时性不高的问题。
-
公开(公告)号：CN102768499B
公开(公告)日：2014-06-25
申请号：CN201210256526.7
申请日：2012-07-23
Applicant: 北京理工大学
IPC: G05B19/042
Abstract: 本发明属于数字信号处理技术领域，涉及一种提高DDS信号源控制可靠性的方法及系统。本方法中DDS信号源的微处理器通过上位机的控制参数生成DDS芯片的配置参数以及理论上的工作周期T，并存储。同时内部生成一个正负跳变的电平，其产生频率与微处理器的实时工作频率相同，并在DDS信号源工作过程中不停输出，对其计时，得到一次跳变的时间间隔为t，将其与微处理器理论上的工作周期T相比较。若t=T，则表明DDS信号源工作正常；若t不等于T，则工作出现异常，DDS芯片重新读取微处理器中存储的配置参数，从而使系统恢复正常工作状态。本方法能够有效提高信号源控制可靠性，所设计的系统能适应机载和强干扰环境下的工作。
-
公开(公告)号：CN102769461A
公开(公告)日：2012-11-07
申请号：CN201210256510.6
申请日：2012-07-23
Applicant: 北京理工大学
Abstract: 本发明属于数字信号处理技术领域，涉及一种提高DDS信号源输出可靠性的方法及系统。本方法中DDS信号源的微处理器通过上位机的控制参数生成DDS芯片的配置参数，输入DDS模块，同时存储；对某个能反映DDS模块工作状态的中间信号的频率进行监控，同时与根据DDS模块的配置参数得到的该中间信号的正常频率进行比较，一旦发现二者不一致，则表明DDS信号源工作异常，发送一个中断信号给微处理器，读取存储的配置参数，重新发送至DDS芯片，使其正常工作。本发明能够有效提高信号源输出控制可靠性，所设计的系统能适应机载和强干扰环境下的工作。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.019 seconds)
