-
公开(公告)号：CN105528305A
公开(公告)日：2016-04-27
申请号：CN201510882910.1
申请日：2015-12-04
Applicant: 北京理工大学
CPC classification number: G06F12/0813 , G06F12/0835 , G06F2212/1008 , G06F2212/1041 , G06F2212/1044 , G06F2212/312 , G06F2212/7209
Abstract: 本发明公开了一种基于DDR2 SDRAM(Double Data Rate 2 SDRAM，第二代双倍数据率同步动态随机存储器，简称DDR2)的短周期存储数据的方法。本发明方法：先根据存储速率要求及DDR2型号确定读写短周期及短周期内读写操作执行次数，再根据读写方案及DDR2存储空间设计少行多列的存储结构，最后用户通过MIG(Memory Interface Generator，存储器接口生成器)控制DDR2在短周期内读写操作交替进行，解决了现有方法中读写操作长时间单独执行的存储方法中对于数据连续进出的限制性，提高了DDR2处理读写顺序不一致情况时的数据存取效率。
-
公开(公告)号：CN105553507A
公开(公告)日：2016-05-04
申请号：CN201510971541.3
申请日：2015-12-22
Applicant: 北京理工大学
IPC: H04B1/7075
CPC classification number: H04B1/7075
Abstract: 本发明公开了基于FFT全相干累积时频域并行捕获方法，旨在实现低信噪比、大频偏、突发直接序列扩频信号的快速捕获。本发明有两大实现部分：基于FFT的伪码相关和基于FFT的全相干累积。采用两个符号相关和补零FFT方法进一步降低了伪码相关过程中的sinc损耗和累积过程中的扇贝损耗。该并行捕获方法通过大量中间数据信息的缓存和基于FFT的并行处理架构降低了处理资源消耗，在短时间内累积得到很高的相关峰信噪比，在并行搜索伪码相位的过程中同时高精度地估计出多普勒频偏，降低了平均捕获时间。
-
Patent Agency Ranking
公开(公告)号：CN105528305B
公开(公告)日：2018-04-13
申请号：CN201510882910.1
申请日：2015-12-04
Applicant: 北京理工大学
Abstract: 本发明公开了一种基于DDR2 SDRAM(Double Data Rate 2 SDRAM，第二代双倍数据率同步动态随机存储器，简称DDR2)的短周期存储数据的方法。本发明方法：先根据存储速率要求及DDR2型号确定读写短周期及短周期内读写操作执行次数，再根据读写方案及DDR2存储空间设计少行多列的存储结构，最后用户通过MIG(Memory Interface Generator，存储器接口生成器)控制DDR2在短周期内读写操作交替进行，解决了现有方法中读写操作长时间单独执行的存储方法中对于数据连续进出的限制性，提高了DDR2处理读写顺序不一致情况时的数据存取效率。
-
公开(公告)号：CN105577230B
公开(公告)日：2018-01-16
申请号：CN201510971633.1
申请日：2015-12-22
Applicant: 北京理工大学
IPC: H04B1/7075 , H04B1/7077
Abstract: 本发明公开了收敛函数改进的Tong检测判决方法，旨在通过设置计数变量对应的正、负计数步进，来控制搜索速度，在一定的虚警概率下提高检测概率。本方法主要有三个步骤，步骤一：设置计数初值和上限，设计正、负步进与计数变量之间的函数关系。步骤二：搜索时频单元，如果检验统计量大于门限，则K值加上对应的A+，否则K值减去对应的A‑。步骤三：对计数变量K进行判决。本方法主要根据具体环境条件来分别设计正、负计数步进和计数变量之间的函数关系，协调有信号单元和无信号单元的搜索速度，从而提高接收机灵敏度。
-
公开(公告)号：CN105577230A
公开(公告)日：2016-05-11
申请号：CN201510971633.1
申请日：2015-12-22
Applicant: 北京理工大学
IPC: H04B1/7075 , H04B1/7077
CPC classification number: H04B1/7077 , H04B1/7075 , H04B1/70754
Abstract: 本发明公开了收敛函数改进的Tong检测判决方法，旨在通过设置计数变量对应的正、负计数步进，来控制搜索速度，在一定的虚警概率下提高检测概率。本方法主要有三个步骤，步骤一：设置计数初值和上限，设计正、负步进与计数变量之间的函数关系。步骤二：搜索时频单元，如果检验统计量大于门限，则K值加上对应的A+，否则K值减去对应的A-。步骤三：对计数变量K进行判决。本方法主要根据具体环境条件来分别设计正、负计数步进和计数变量之间的函数关系，协调有信号单元和无信号单元的搜索速度，从而提高接收机灵敏度。
-
公开(公告)号：CN105530064A
公开(公告)日：2016-04-27
申请号：CN201510882859.4
申请日：2015-12-04
Applicant: 北京理工大学
IPC: H04J3/06
CPC classification number: H04J3/0635
Abstract: 本发明公开了一种基于复合码的帧标志序列设计，以及相应的帧同步检测机制。步骤一，在通信系统发送端使用Gold序列调制m序列，生成的复合码调制一段全0序列，以此作为帧标志序列，步骤二，在通信系统接收端利用Gold序列及m序列良好的相关性能，对接收的帧标志序列和本地帧标志段序列作相关处理，采用检测判决的方法，可快速准确地实现突发数据的帧同步，同时用于数据相位解模糊及多路用户的信息识别。
-
公开(公告)号：CN105553507B
公开(公告)日：2018-02-02
申请号：CN201510971541.3
申请日：2015-12-22
Applicant: 北京理工大学
IPC: H04B1/7075
Abstract: 本发明公开了基于FFT全相干累积时频域并行捕获方法，旨在实现低信噪比、大频偏、突发直接序列扩频信号的快速捕获。本发明有两大实现部分：基于FFT的伪码相关和基于FFT的全相干累积。采用两个符号相关和补零FFT方法进一步降低了伪码相关过程中的sinc损耗和累积过程中的扇贝损耗。该并行捕获方法通过大量中间数据信息的缓存和基于FFT的并行处理架构降低了处理资源消耗，在短时间内累积得到很高的相关峰信噪比，在并行搜索伪码相位的过程中同时高精度地估计出多普勒频偏，降低了平均捕获时间。
-
-
-
-
-
-
Search Results
7
records
(took 0.021 seconds)
