用于SM2的快速安全硬件乘法器及其应用

    公开(公告)号:CN112099763B

    公开(公告)日:2024-03-12

    申请号:CN202010945337.5

    申请日:2020-09-10

    Abstract: 一种用于SM2的快速安全硬件乘法器及其应用,包括:乘加模块、模乘控制器、用于存放计算中间结果的寄存器堆和减法器,其中:乘加模块包含两个独立的乘加器,每个乘加器对64位操作数执行(c,z)=a+xy+b的运算,模乘控制器分别与乘加模块和寄存器堆相连并按时钟周期发送执行指令,乘加模块输出计算中间结果至寄存器堆,寄存器堆的输出端分别与乘加模块的输入端以及减法器的输入端相连以实现循环计算和结果输出,减法器的输出端与寄存器堆的输出端与对外接口相连以输出最终结果。本发明能够大幅度缩短Montgomery模乘运算延时的同时,针对算法中存在的侧信道攻击漏洞采取了有效的防护手段,使其在快速执行SM2底层运算的同时不会泄露隐私数据,具有快速、安全的特点。

    处理器指令多发射方法、双发射方法、装置及处理器

    公开(公告)号:CN114047956B

    公开(公告)日:2022-04-19

    申请号:CN202210046744.1

    申请日:2022-01-17

    Abstract: 本发明涉及处理器领域,提供一种处理器指令多发射方法、双发射方法、装置及处理器。所述处理器指令多发射方法包括:判断待处理的连续N条指令执行时需要的资源是否冲突,其中N为大于等于3的整数;在确定待处理的N条指令执行时需要的资源不冲突的情况下,在同一个时钟周期内发射待处理的第一条指令至第N条指令。本发明通过判断待处理的多条指令执行所需要的资源是否冲突来确定是否多发射指令,在资源不冲突的情况下多发射指令,处理器只需要一套执行单元,在不增加额外的执行单元的情况下实现指令多发射,提升处理器执行效率。

    处理器指令多发射方法、双发射方法、装置及处理器

    公开(公告)号:CN114047956A

    公开(公告)日:2022-02-15

    申请号:CN202210046744.1

    申请日:2022-01-17

    Abstract: 本发明涉及处理器领域,提供一种处理器指令多发射方法、双发射方法、装置及处理器。所述处理器指令多发射方法包括:判断待处理的连续N条指令执行时需要的资源是否冲突,其中N为大于等于3的整数;在确定待处理的N条指令执行时需要的资源不冲突的情况下,在同一个时钟周期内发射待处理的第一条指令至第N条指令。本发明通过判断待处理的多条指令执行所需要的资源是否冲突来确定是否多发射指令,在资源不冲突的情况下多发射指令,处理器只需要一套执行单元,在不增加额外的执行单元的情况下实现指令多发射,提升处理器执行效率。

Patent Agency Ranking